ZESPÓŁ SZKÓŁ NR 9 im. ROMUALDA TRAUGUTTA
W KOSZALINIE

Temat: Badanie układów sekwencyjnych.

Rok szkolny 2002/2003

Wstęp.

Układami sekwencyjnymi nazywamy układy, których stan wyjściowy jest funkcją, nie tylko bieżących stanów wejściowych, ale również poprzedniego stanu układu. W ich skład, oprócz funktorów (elementów logicznych i kombinacyjnych) wchodzą również elementy pamięciowe-przerzutniki. Dzięki nim można realizować zależność aktualnego stanu układu sekwencyjnego.

Zależnie od trybu pracy, układy sekwencyjne dzielimy na asynchroniczne i synchroniczne.

Układ asynchroniczny przechodzi od jednego stanu do drugiego bezpośrednio po zmianie stanu wejść. W układzie synchronicznym zmiana stanu wyjść odbywa się w chwilach wyznaczonych zmianą sygnału synchronizującego. Poszczególne elementy układów synchronicznych pracują w określonej kolejności.

Podstawowym elementem cyfrowych układów sekwencyjnych jest przerzutnik bistabilny, którym nazywany jest układ elektroniczny, charakteryzujący się istnieniem dwu stanów logicznych, przy czym, dla przejścia z jednego stanu do drugiego konieczne jest doprowadzenie sygnału zewnętrznego.

Wśród gamy przerzutników bistabilnych, najbardziej uniwersalnym jest przerzutnik typu J-K. Przerzutniki J-K są dwutaktowe. Oznacza to, że do ustawienia stanu przerzutnika wymagane są dwa zbocza impulsu zegarowego (tj. sygnału synchronizującego) - pojedynczy impuls zegarowy.

W czasie pierwszego zbocza narastającego są próbkowane stany wejść J i K, drugie natomiast zbocze opadające powoduje zmianę stanu przerzutnika. Symbol logiczny, tabelę stanów logicznych oraz schemat logiczny przedstawiają rysunki 1, 2 i 3.

Rys.1. Symbol logiczny przerzutnika J-K

J	K	Qn+1
0	1	0
1	0	1
0	0	Qn
1	1

Rys. 2. Tabela stanów logicznych przerzutnika J-K.

Gdzie: Q_n - stan wyjścia Q przed pojawieniem się impulsu zegarowego.

Q_n+1 - stan wyjścia Q po impulsie zegarowym.

Rys. Schemat logiczny przerzutnika J-K.

Licznikiem nazywamy układ cyfrowy służący do zliczania i pamiętania liczby impulsów wejściowych. Najprostszy układ liczący ma jedno wejście liczące, jedno sterujące i „n” wyjść. Wejście sterujące służy do ustalenia warunków początkowych licznika. Najczęściej jest to wejście zerujące (RESET). Doprowadzenie do niego odpowiedniego poziomu napięcia powoduje, że słowo wyjściowe przyjmuje w kodzie dwójkowym wartość zero. Zliczane impulsy są podawane na wejście liczące licznika, który działa w ten sposób, że wartość słowa wyjściowego zwiększa się o jeden po każdym impulsie wejściowym. Nowa wartość wyjściowa jest utrzymywana do następnego impulsu wejściowego, lub wpisania wartości początkowej.

Liczbę bitów „n” słowa wejściowego nazywamy długością licznika.

Pojemnością licznika nazywamy maksymalną liczbę możliwych do zliczenia impulsów. W przypadku licznika o długości „n” butów (n-bitowego), maksymalna pojemność może wynosić 2ⁿ - 1. Gdy liczba impulsów doprowadzonych do wejścia liczącego jest większa od 1 pojemności licznika, to wartość słowa wyjściowego osiąga stan początkowy.

Rejestry są układami służącymi do zapamiętywania (przechowywania) informacji zapisanej w postaci cyfrowej. W zależności od typ rejestru, informacja może być zapisana w sposób szeregowy (bit po bicie w takt sygnału zegarowego) lub równoległy (całe słowo wejściowe jest zapisywane jednocześnie w chwili wyznaczonej przez sygnał zapisujący). Także odczyt zapisanej informacji może odbywać się w sposób szeregowy lub równoległy.

Ze względu na sposób wprowadzenia i wyprowadzenia informacji rejestry dzielą się na:

1. równoległe - zapis i odczyt równoległy

2. szeregowe - zapis i odczyt szeregowy

3. szeregowo - równoległy - zapis szeregowy, odczyt równoległy

4. równoległo - szeregowy - zapis równoległy, odczyt szeregowy.

1. Liczniki asynchroniczne.

Prostymi sekwencyjnymi układami asynchronicznymi są liczniki asynchroniczne. W licznikach tych nie ma wyodrębnionego sygnału taktującego a zmianę stanu licznika bezpośrednio inicjuje sygnał zliczany. Schemat takiego licznika przedstawiającego ilość zliczonych impulsów w kodzie dwójkowym, obrazuje rys. 4. W liczniku tym zastosowano 8 przerzutników a zatem długość słowa wynosi 8 bitów a pojemność słowa 255 = (2⁸ - 1).

Rys. 4. Schemat licznika ośmiobitowego licznika asynchronicznego.

Przyjmimy, że licznik został wyzerowany przed przyjściem pierwszego sygnału (impulsu) zliczania. Na wyjściach Q₀, Q₁,....Q₇ ustalone są poziomy logiczne „0”. Słowo wyjściowe przyjmuje wartość: 00000000 (_dwójkowo) = 0 _{(dziesiętnie)}. Pierwszy impuls podany na wejście liczące powoduje zmianę stanu pierwszego przerzutnika i ustalenie nowej wartości słowa wyjściowego równej: 00000001_(dwójkowo) = 1_{(dziesiętnie)}. Drugi impuls wejściowy powoduje zmianę stanu przerzutnika pierwszego. Na wyjściu Q₁ ustala się poziom logiczny zero, tym samym na wejściu zegarowym C₂ pojawi się pełny impuls zegarowy, a zatem na wyjściu D₂ ustala się poziom logiczny „1”. Słowo wyjściowe ma więc wartość 00000010_(dwójkowo) =1_{(dziesiętnie)}. Następne sygnały wejściowe powodują zmianę stanów kolejnych wyjść Q, aż so 155 impulsu, po którym stan licznika ustala się na 11111111₍₂₎ = 255 ₍₁₀₎. Kolejny 256 impuls powoduje wyzerowanie licznika, czyli powrót do stanu 00000000₍₂₎.

Można zauważyć, że w przypadku podawania na wejście liczące ciągu impulsów, na wyjściu n-tego przerzutnika pojawią się impulsy o częstotliwości 2ⁿ - krotnie mniejszej. Licznik n-bitowy, może więc pełnić rolę dzielnika częstotliwości przez 2ⁿ. Przebiegi czasowe takiego dzielnika Przedstawiono na rys. 5.

Rys. 5. Przebiegi czasowe dzielnika częstotliwości.

Licznik, który powraca do swojego stanu początkowego po „n” impulsach wejściowych, nazywamy licznikiem „modulo n”. Działanie licznika modulo n, przedstawiono na przykładzie licznika modulo 10 - rys. 6.

Rys. 6. Schemat licznika modulo n.

Licznik ten różni się od lnicznika asynchronicznego dodatkowym układem zbudowanym na bramce NAND, włączonej do wejścia sterującego (RESET). Przy kolejnym, dziesiątym impulsie podanym na wejście zliczające licznika, na wyjściach Q podłączonych do bramki NAND pojawiają się stany logicznie „1”. Powoduje to podanie na wejście sterujące licznika, stanu logicznego „0” i ustawienie licznika w pozycji początkowej.

Odrębną grupę liczników asynchronicznych są liczniki liczące wstecz, zwane odejmującymi. Schemat takiego licznika przedstawia rys. 7.

Rys. 7. Schemat licznika odejmującego.

Stanem początkowym tego licznika jest 11111111₍₂₎ = 255₍₁₀₎. Pierwszy impuls zliczany powoduje zmianę stanu 8-nego przerzutnika, na jego wyjściu Q₀ pojawia się stan logiczny „0”, co odpowiada liczbie 11111110₍₂₎ = 254_(10)­. Drugi impuls powoduje zmianę stanu logicznego wyjścia Q₀ na „1”. Tym samym na wejściu zegarowym C₁ pojawi się pełny impuls zegarowy, a zatem na jego wyjściu Q₁ pojawia się stan logiczny „0”, co odpowiada liczbie 11111101₍₂₎ = 254₍₁₀₎. Następny 256-ty impuls powoduje powrót do stanu początkowego.

2. Rejestry.

Badanie synchronicznych układów sekwencyjnych oparliśmy na rejestrze szeregowym. Układ rejestru szeregowego, zbudowanego na przerzutnikach J-K, przedstawia rys. 8. Na wejściu pierwszego przerzutnika zastosowano bramkę (negator), która powoduje, że na wejściach J i K występują zawsze stany przeciwne. W takim układzie przerzutnik typu J-K działa jak przerzutnik typu D tzn, że stan występujący na wejściu J jest przepisywany na wyjście Q po każdym impulsie zegarowym.

Rys. 8. Układ rejestru szeregowego.

Wpisywanie informacji do rejestru, odbywa się bit po bicie, w kolejnych taktach zegarowych, z jednoczesnym przesuwem słowa od wejścia do wyjścia. Tablice stanów przy wprowadzaniu słowa „1” przedstawiono na rys. 9.

Cn	we.	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7
	1	1	0	0	0	0	0	0	0
	0	0	1	0	0	0	0	0	0
	0	0	0	1	0	0	0	0	0
	0	0	0	0	1	0	0	0	0
	0	0	0	0	0	1	0	0	0
	0	0	0	0	0	0	1	0	0
	0	0	0	0	0	0	0	1	0
	0	0	0	0	0	0	0	0	1

Rys. 9. Tabela stanów rejestru szeregowego.

W tym przypadku, po 9 takcie sygnału zegarowego następuje bezpowrotne wypisanie słowa z rejestru. Aby temu zapobiec, łączy się wyjście ostatniego przerzutnika z wejściem pierwszego - rys. 10.

Rys. 10. Schemat rejestru kołowego.

Rejestr taki nosi nazwę rejestru kołowego. Tabelę stanów tego rejestru obrazuje rys. 11.

Cn	we.	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7
	1	1	0	0	0	0	0	0	0
	0	0	1	0	0	0	0	0	0
	0	0	0	1	0	0	0	0	0
	0	0	0	0	1	0	0	0	0
	0	0	0	0	0	1	0	0	0
	0	0	0	0	0	0	1	0	0
	0	0	0	0	0	0	0	1	0
	0	0	0	0	0	0	0	0	1
	0	1	0	0	0	0	0	0	0
	0	0	1	0	0	0	0	0	0
	0	0	0	1	0	0	0	0	0
	0	0	0	0	1	0	0	0	0
	0	0	0	0	0	1	0	0	0
	0	0	0	0	0	0	1	0	0
	0	0	0	0	0	0	0	1	0

Rys. 11. Tabela stanów rejestru kłowego.

Bibliografia:

1. Mieczysław Kręciejewski -Układy cyfrowe

2. Włodzimierz Sasal -Układy scalone UCY 7ULS

3. R.Ćwirko ; M. Rusek -Układy scalone w pytaniach

i odpowiedziach.

1

2

1

Q

K

---