36 Odczyt i zapis doÊCHE

> Odczyt danych

-    przewidywanie potrzeb procesora (predykcja)

-    wymiana danych miÄ™dzy pamiÄ™ciÄ… CACHR a pamiÄ™ciÄ… głównÄ…

/.darzenia zwiÄ…zane z odczytem danych:

-    trafienie (hit) procesor odczytuje danÄ…, która znajduje siÄ™ już w CACHR (robi to szybko)

-    chybienie (miss) nie ma danej w CACHR, procesor musi ja wolno pobrać z pamiÄ™ci głównej

liczba trafień

Współczynnik ₌ -|(X)%    *    90.95%

trafieÅ„    liczba odczytów

Wpływ na współczynnik trafień maja:

-    pojemność CACHR (np dla CACI IR 32KB 80%)

-    algorytm sterownika CACHR (to jest najważniejsze)

> Zapis danych

- algorytm WnteThrough (jeżeli dana jest w CACHR, to zapis - jej modyfikacja wykonywany jest i w pamięci statycznej i w dynamicznej)

Cechy:

-    brak przyspieszenia! (ale zapisów do pamiÄ™ci jest ok. 25-30% w stosunku do wszystkich operacji na magistralach)

-    dziÄ™ki temu, żc modyfikacja wystÄ™puje w obu pamiÄ™ciach mamy spójność danych miÄ™dzy CACHR a pamiÄ™ciÄ… głównÄ… (ważne np. przy pracy

w ielo procesowej)

- algorytm Writc Back (z odroczonym zapisem). Jeżeli dana jest w CACHR to zostaje ona zmodyfikowana tylko w tej pamięci.

Cechy:

-    niespójność danych (Dirty Data dana zmodyfikowana w CACHR', a nie przeniesiona jeszcze do pamiÄ™ci głównej, to przeniesienie nastÄ™puje dopiero w momencie gdy dana bÄ™dzie usuwana z CACHR )

-    przyÅ›pieszenie zapisu

fi) Algorytmy pracy parni cci CAC II Ii