A9

A9



139


Kontroler DMA

-EOP    (Elid of Process) - poziomem zera logicznego na tej końcówce

(traktowanej jako wyjście) układ 8237A sygnalizuje koniec transmisji, tj. osiągnięcie zadanej liczby przesłań. Podanie na końcówkę EOP (traktowanąjako wejście) zera logicznego przez urządzenie zewnętrzne oznacza przedwczesny koniec transmisji.

Vcc    wejście napięcia zasilającego (+5V);

GND    masa zasilania.

Tryby pracy kontrolera DMA

Tryb spoczynkowy J” (Idle)

W stanie spoczynku, podczas każdego cyklu zegara DMA na wejściu CLK testowane są stany wejść DREQ/? (dotyczy to wejść, które nie są pmgiamown zamaskowane) w celu wykrycia żądania obsługi. Przyjmując żądanie obsługi, kontroler DMA uaktywnia wyjście I1RQ, żądając od procesora (lub innego układu sprawującego w danej chwili kontrolę nad magistralami) oddania tych „uprawnień”. Układ taki odpowiada sygnałem podawanym na wejście HLDA i odłącza się od magistral. W odpowiedzi na to układ 8237A wystawia na odpowiednie wyjście DACKn stosowny sygnał potwierdzenia i rozpoczyna iransmisję odpowiednio do zawartości ustawionych na tę okoliczność rejestrów. W każdym cyklu zegara sprawdzany jest ponadto stan wejścia CS. Aktywny stan lego wejścia (zero logiczne) powoduję przejście układu w stan programowania; procesor może komunikować się z rejestrami układu 8237A. adresując je wejściami A0-A3. Dane 8-bitowe podawane są bezpośrednio przez linie DBU-DB7. a 16-bitowc porcjami po osiem. Rolę. przełącznika spełnia końcówka ADSTB (Address Strobę). Tak samo odbywa się czytanie wewnętrznych rejestrów statusu

Tryb „S” (Single)

W tym trybie pracy dokonywane jest pojedyncze przesłanie. Wewnętrzny licznik transmisji jest zmniejszany o jeden, a rejestr adresowy, zależnie od zaprogramowania, o jeden zwiększany lub zmniejszany. Następne przesłanie wymaga ponownego żądania na linii DREQw.

Tryb „B" (Błock)

Transmisja trwa nieprzerwanie do momentu wystąpienia zewnętrznego sygnału EOP od urządzenia lub osiągnięcia przez licznik transmisji wartości FFFFh. Jeżeli np. licznik transmisji zostanie załadowany wartością 511 (dziesiętnie), to pomniejszany o jeden przy każdym pi zesłaniu przejdzie przez stan OOOOh do FFFFh. co spowoduje np. wczytanie jednego 5 12-bajtowego sektora dyskietki wprost du określonego miejsca vv pamięci.


Wyszukiwarka

Podobne podstrony:
A9 -139- 3^.    = .e: Ł Dfr Gewerbetreibende A, Bonn,entnimmt im August 2006 aus sei
A3 143 Kontroler DMA maszynowego out port, wartość, to druga część instrukcji (wartość) jest ignoro
A7 Kontroler DMA 137 Kontroler DMA 137 Rysunek 4.2. Rozkład wyprowadzeń układu R237A Na kolejn
A1 141 Kontroler DMAProgramowanie kontrolerów DMA Zanim przejdziemy do programowania układu 8237A.
A5 135 Kontroler DMARozdział 4.Kontroler DMA DMA jest skrótem od angielskiego określenia Dircct Mem
A2 142 Anatomia PCAdresy portów kontrolerów DMA w komputerze IBM PC/XT Adres Rejestr OOOh rejest
Kontroler DMA Cechy kontrolera DMA, cd: •    Kontroler jest układem programowalnym,
Kontroler DMA - tryby pracy Tryby pracy na przykładzie kontrolera lnte!82C37 •    Idl
Przykład współpracy kontrolera DMA z kontrolerem dźwięku
Kontroler DMA Cechy kontrolera DMA: •    Kontroler DMA jest samodzielnym procesorem

więcej podobnych podstron