Rys. 4.13. Charakterystyki poboru mocy przez bramkę I-NIE (NAND) w zależności od częstotliwości przebiegu wejściowego
i | |
30 | |
20 |
~f\'0pF |
~MmA 0 |
lv^0pr |
Rys. 4.14. Przebieg impulsu prądowego ICc podczas przełączania bramki ze stanu 0 na 1 w zależności od wartości pojemności obciążenia
Oprócz podstawowej bramki I-NIE (NAND), w skład układów TTL małej skali integracji wchodzi szereg bramek dodatkowych, zwiększających elastyczność projektowania układów logicznych. Są to m.in. bramki realizujące funkcje:
— iloczyn,
— sumę,
— negację sumy,
— negację iloczynu (z układem Schmitta), negację sumy iloczynów,
— albo (suma modulo 2, różnica symetryczna), oraz bramki z otwartym kolektorem.
Prawie wszystkie bramki zawierają na wejściu wieloemiterowy lub jednoemi-terowy tranzystor z dołączonymi diodami, obcinającymi sygnały o wartości ujemnej, przewyższające napięcie przewodzenia diod.
Stopnie wyjściowe bramek rozwiązane są w różny sposób. W tablicy 4.3 przedstawiono najbardziej typowe rozwiązania stopni wyjściowych bramek TTL serii standardowej i innych serii, z zaznaczeniem ich wad i zalet, spotykane w wyrobach różnych firm światowych.
Schemat ideowy bramki 40 przedstawiono na rys. 4.15. W stopniu końcowym bramki zastosowano układ Darlingtona (tranzystory T3 i T4), w wyniku czego zmniejszono rezystancję wyjściową układu i zwiększono prąd obciążenia /OH, przy zachowaniu dużej szybkości przełączania układu. Współczynnik obciążalności N dla tej bramki wynosi 30.
Bramki te są stosowane głównie do zerowania i taktowania liczników i rejestrów o dużej pojemności, gdzie obciążalność N = 10 bramek podstawowych jest niewystarczająca. Przez równoległe połączenie wejść i wyjśi^ęlwu bramek 40 można uzyskać obciążalność N = 60.
105