Image195

/maksymalna częstotliwość impulsów wejściowych nie przekraczała wartości I katalogowej. f_max pierwszego przerzutnikk, natomiast maksymalny czas ustalania zawartości licznika jest sumą czasów propagacji t_p wszystkich przerzutników.

Wyjścia

Rys. 4.167. Schemat logiczny licznika asynchronicznego

Stąd, jeśli jest potrzebne ustalenie w czasie t₀ zawartości licznika przed każdym impulsem zliczanym, to maksymalna częstotliwość wejściowa nie powinna przekraczać wartości:

Jm&x ~    ^#)

gdzie: n — liczba przerzutników wchodzących w skład licznika.

W liczniku synchronicznym, z uwagi na to, że wejścia zegarowe wszystkich przerzutników są połączone razem, zapewniając jednoczesność zmian stanów przerzutników, maksymalny czas ustalania zawartości licznika jest równy sumie czasów propagacji sygnału przez układy kombinacyjne, realizujące zbiór funkcji przełączających, określonych w synchronicznych układach licznikowych mianem przeniesień.

Układ kombinacyjny, generujący odpowiednie przeniesienia dla wejść informacyjnych przerzutników, wchodzących w skład licznika synchronicznego, może być zrealizowany w dwojaki sposób, a mianowicie jako układ równoległy lub jako układ szeregowy (albo też jako układ równoległo-szeregowy). Stąd wynika podział liczników synchronicznych na:

—    liczniki synchroniczne z przeniesieniami równoległymi (ang. Parallel Carry lub Look-Ahead),

—    liczniki synchroniczne z przeniesieniami szeregowymi (ang. Serial Carry lub Ripple Carry).

Dla licznika synchronicznego dwójkowego z przeniesieniami równoległymi (rys. 4.168a):

fmax [^pmajcprzerzutnika lpmux bramki I (AND)]

natomiast dla licznika synchronicznego dwójkowego z przeniesieniami szeregowymi (rys. 4.168b):

/max “ Rpma* przerzutnlka 4" (p    bramki I(AND)]

gdzie n — liczba przerzutników licznika.

Równoległy układ przeniesień zapewnia najkrótszy czas propagacji, czyli największą częstotliwość impulsów wejściowych, lecz jego złożoność wzrasta proporcjonalnie do liczby przerzutników (bitów) licznika.

205