Image352

Rys. 4.403. Schemat logiczny dwupoziomowego, szeregowego enkodera priorytetowego o 64 liniach wejściowych

' 0 i	7 i	r
0	7 148	LI
to	Ag Aj A?	SS

a    i

1^1

J71

0    7 LI

m .

10 Aq Aj A₂ 6S

trm

W (J

LSL

148

Ag Af Ag

LTTTr

_o		24 31 r
LI		0 1 El
		' 148
GS		L0 Ag Aj A2 GS
0		_f YYY ^u

32    39

“...Y

8 " ~ 7 LI 148

L0 Ag Aj A? GS

L3“VVY ^u

UflUnMl

0    7 LI

m

to A_gAfA_ż GS

TTT

55

Stroby

0    7 LI

148

[8 Ag Aj Ag GS

Lj m ^u

0    7 Cl

m

L8 Ag Aj A2 GS

TT

GS

0 1	7	LI
	148
£8	Ag Aj Ag	GS

I³I⁴P

Wyjścia

Wejścia

Wyjścia