Image449

Rys. 4.543. Komutatorowy układ wyjściowy przesuwnika

a) schemat logiczny, b) tablica we iwy ilustrująca działanie układu

Wejścia adresowe			Wyjścia
A	B	c	Yi	y>	Vj	*	ys	Ys	Yr	Ys
0	0	0	u	f	i	/	f	1	f	1
i	0	0	fi	?2		■ '	1	f	1	1
0	1	0	ft	1	h	/	i	f	1	1
f	1	0	n	1	i	U	i	i	1	1
0	0	i	fi	f	i	i	fs	i	i	1
i	0	i	ft	1	i	t	i	fs	i	1
0	i	i		t	1	J	1	1	^f7	i
1	1	i	ft	1	1	1	1	i	1	U

nastawnik dziesiętny		Hastawnik dziesiętny		tiastawnfk dziesiętny
........ . 1 - , ..........
c P ^L 192 C*- WR		^C~ 132 ^P~ ^c-h WR	-	^C~ 192 P- ■ ^C+ WR
	-L		-J- ;

Rys. 4.544. Układ realizujący opóźnienia czasowe w zakresie od T_w do 999 T_u

AS O