rys 2 50 51

BANK3

BAN K2

BANKO

MEMORY

ARRAY

(8.192*2 045*8)

SENSE AMPtIFIERS

COLO

INPUT

REGISTB1S

DOS

DOS

VO GAT1NG DM MASK LOGIC

COLUMN

DECODER

&

DM

Rysunek 2.50. Układy wyjściowe pamięci DDR SDRAM (dzięki uprzejmości firmy Crucial

Technology, a division of Micron Technology)

TO

Tl    T2 T2n T3 T3n T4    T5

7)Cjr. :x:

¥ WM, r WM. ^nw Włk ^NOf MK *» WŹK •» X-#

1 1
'i 1

CK#

CK

COMMAND

ADDRESS

DOS

DO

Rysunek 2.51. Odczyt w trybie seryjnym dla pamięci DDR SDRAM (dzięki uprzejmości firmy

Crucial Technology, a division of Micron Technology)