rys 4 19

CPU		PAO		l/O
MEMW IOW
MEMR IOR		MEMR MEMW i i-		IOR IOW

Sygnały sterujące dla pamięci    stcnnacc dla układów wc/wv

(np. w przypadku rozkazu MOV [SIJ,AX) ** _{w    rozkazu} ,_{N Acc Dx)}

ysunek 4.19. Układy wejścia/wyjścia izolowane