rys 4 31
Wątek 1
Wątek 2
Zasoby procesora logicznego I
Zasoby procesora logicznego I
Procesor I
Układy
wykonawcze
APIC Cache L2
Interfejs
magistrali
S
O
o
£
£
|
Wątek 1 1 |
Wątek 2 I |
|
Zasoby procesora logicznego I |
Zasoby procesora logicznego II |
|
Układy wykonawcze | |
|
APIC 1 |
APIC II |
|
Cache L2 | |
|
Interfejs magistrali | |
|
L_ | |
Magistrala systemowa
Magistrala systemowa
a) Dwa wątki
- System dwuprocesorowy (SMP) b) Dwa wątki
- procesor z technologią HT
Rysunek 4.31. Sposoby realizacji wątków
Wyszukiwarka
Podobne podstrony:
rys 4 32 a) Pentium Extreme Edition Zasoby procesora logicznego I Zasoby procesora logicznego II
DSC00819 Rys. 31.10. Immunofagocytoza i-f — kolejnott procesu Komórki żerne syntetyzują również wiel
/ . Przestrzeń adresowa W Wstrzymany A / Wstrzymany A Wątek Czas Rysunek 3-3. Procesy wielowątkowe w
Image105 Al bramka ta pobiera prąd wejściowy o 25*% większy w porównaniu z bramką standardową (rys.
Image314 Rys. 4.360. Układ realizujący dodawanie i odejmowanie a) schemat logiczny układu dla jednej
Image449 Rys. 4.543. Komutatorowy układ wyjściowy przesuwnika a) schemat logiczny, b) tablica we iwy
skanuj0086 (29) Rys. 31. PIR m. piersiowy większy - samodzielnie
img099 99 Rys. kk. Wykres i - x; tsorstycnry i rxec*ywisty proces suszenie aię punkt B określajgcy w
Instrukcja VW up by dunaj26 $$ Zeszył 3.1 ObsługaLampki do czytania z przodu Rys. 31 Fragment tapic
więcej podobnych podstron