11

11



2 SmiMura pamięci mikrokonnolcra II

W pierwszym przykładzie wartość 5AH wpisywana jest do komórki o adresie ()E0H znajdującej się w banku rejestrów specjalnych (SFR). Adres ten odpowiada adresowi akumulatora (ACC). W drugim przykładzie wartość 5AH wpisywana jest do komórki o adresie OEOH znajdującej się w drugim segmende pamięci wewnętrznej KAM, segmende ogólnego przeznaczenia. Wykonanie tej instrukcji w procesorze 8051 nie zmieni żadnej z komórek pamięd RAM, ponieważ mikroprocesor ten nie posiada takiego segmentu panuęd.

W celu pełniejszego zrozumienia zasad adresowania, trybu pośredniego i bezpośredniego na rysunku 2-4 przedstawiono sytuację jaka ma miejsce przy przesłaniu zawartośd komórki:

•    z obszaru rejestrów specjalnych (SFR) o adresie 80H (port 1*0),

•    z wewnętrznej pamięd RAM również o adresie 80H

do rejestru R0 w zerowym banku rejestrów (RBO):


Adresowanie bezpośrednie wewnętrznej pamięd RAM i rejestrów specjalnych (SFR)

np.: MOV R0.80H


Adresowanie pośrednie wewnętrznej pamięd RAf.1

np:    MOV R1.#80H

MOV R0.@R1


Kys. 2-4 Adresowanie rejestrów specjalnych (SFR) i pamięd RAM ogólnego

przeznaczenia

Rejestry specjalne (SFR) mają szczególne znaczenie. Każdy element struktury wewnętrznej ma swoją reprezentację w postaa 1-bajtowego lub 2-bajtowego rejestru. Wpisanie informacji do tych rejestrów inicjuje działanie poszczególnych bloków funkcjonalnych mikroprocesora. Dla przykładu wpisanie dowolnej wartośd do rejestru SBUF rozpoczyna transmisję szeregową, a wpisanie jedynki logicznej do TCON.4 uruchamia działanie licznika 0 itd. Rejestry specjalne (SFR) są pomostem między programem, a wszystkimi urządzeniami peryferyjnymi mikroprocesora (licznikami, portem szeregowym i równoległymi, strukturą przerwań itp.). Na rysunku 2-5 przedstawiono mapę pamięd zawierającej rejestry specjalne (SFR).

;v.~v


.i-.    i

Dodatek A. Alfabetyczna lista mnemoników instrukcji

Mnemonik    str.

Mnemonik    str.

Mnemonik


CJNE A,#dana,rel ....79 CJNE Rn,#dana,rel...79 CJNE @Ri,#dana,rel.79


ACALL    adr.11.............83

ACALL    adr_16.............83

ADD    A.Rn...............44

ADD    A,adr..............44

ADD    A,®Ri..............44

ADD    A,#dana.........44

ADDC    A.Rn...............45

ADDC    A.adr.....„.......45

ADDC    A,@Ri..............45

ADDC    A,#dana..........45

AJMP    adrjl.............80

ANL    A.Rn.............„58

ANL    A,adr^......„...58

ANL    A,@Ri____________58

ANL    A,#dana..........58

ANL    adr.A..............58

ANL    adr,#dane.......58

ANL    C,bil................90

ANL    C/bit..............90

CJNH    A,adr.rcl________79

CLR    A.....................63

CLR    C......................89

CLR    bit....................89

CPL    A_...................64

CPL    C......................89

CPL    bit....................90

DA    A.....................53

DEC    A.....................50

DEC    Rn...................50

DEC    adr..................50

DEC    ©Ri..................50

DIV    AB...................51

DJNZ    Rn.rel..............77

DJNZ    adr.rel.............77

INC    A.....................47

INC    Rn...................47

INC    adr..................47

INC @Ri......................47

INC DFTR..................47

JB bit.rel...................75

JBC bit.rel...................75

JMP 0A+DPTK..........81

JNB bit.rel...................75

JNC rei........................75

JNZ rei........................76

JZ rei........................75

LCALL adrjl.................82

LCALL adr J6.................82

LJMP    adrJ6.................81

MOV    A,Rn...................30

MOV    A.adr...................30

MOV    A.SRi.................30

MOV    A,#dana..............30

MOV    Rn, A....................30

MOV    Rn.adr.................30

MOV Rn.#dana.............30

MOV    adr.A...................31

MOV adr.Kn.................31

MOV adr.adrl..............31

MOV adr,©Ri...............31

MOV adrjdana...........31

MOV ©Ri.A..................31

MOV ©Ri.adr...............31

MOV ®Ri,#dana...........31

MOV C,bit....................87

MOV bit.C....................87

MOV DPrK.#dana_16.3l

MOVC A,©A+DPTR......39

MOVC A,©A+PC............39

MOVX A,©Ri.................38

MOVX A.DPTR..............38

MOVX ®Ri.A..................38

MOVX DPTR.A..............38

MUL AB ....................52

NOP .............................70

ORL A,Rn...................60

ORL A.adr ..............60

ORL    A,@Ri._......60

ORL    A.ifdana.....60

ORL    adr.A..........60

ORL    adr,#dana ..60

ORL    C.bit...........91

ORL    C./bit.........91

POP    adr..............34

PUSH    adr..............33

RET    ....................84

RET!    ....................84

RL    A.................65

RLC    A.................66

RR    A.................67

RRC    A.................68

SETB    C.................88

SETB    bit...............88

SJMP    rei...............81

SUBB    A.Rn...........48

SUBB    A.adr..........48

SUBB    A,@Ri.........48

SUBB    A.Sdana.....48

5WAP    A.................69

XCH.    A.Rn...........35

XCH    A.adr..........35

XCH    A.@Ki.........35

XCHD    A.GRi.........36

XR1.    A,Rn...........62

XRI.    A.adr..........62

XRL    A,@Ri.........62

XRL    A.ftdana.....ó2

XRI.    adr.A..........n2


XRL adr.łtdana ..n2



Wyszukiwarka

Podobne podstrony:
11 2 Stmktuta pamięci mikrokomiolcra II W pierwszym przykładzie wartość 5AH wpisywana jest do komór
11 Struktura pamięci mikrokontrolera 21 Struktura pamięci mikrokontrolera 21 MOV_Blok_XRAM_Dec: MOV
11 2. Struktura pamięci mikrokontrolera 21 2. Struktura pamięci mikrokontrolera 21 MO V_ Blok _XRAM
17 4. Instrukcję bajtowe) wymiany danych 37 Instrukcja XCHD stosowana jest do zamiany kodu BCD na i
17 4 Instrukcje bajtowe) wymiany danych 37 Instrukcja XCHD stosowana jest do zamiany kodu BCD na in
Zapraszamy do wzięcia udziału w II edycji Konkursu " Fizyka w obiektywieKonkurs adresowany jest
Radiostacja AN/PRC-117F Radiostacja plecakowa serii FALCON II AN/PRC-150C/20W przeznaczona jest do p
DSCN5394 (3) Pamięć podręczna - cache Zasada działania: •    CPU zgłasza chęć dostępu
13 2. Struktura pamięci mikrokontrolera 13 transmisja szeregową reprezentuje dwa niezależne rejestr
17 — umieszczeń ii: w pierwszym rzędzie jak najmniej nitów (zwykle umie-l szcza się tylko jeden).
13 Z. Struktura pamięci mikrokontrolera 13 transmisja szeregową reprezentuje dwa niezależne rejestr
15 2 Struktura pamięci mikrokomrolcia 15 i odczytywana: MOV ACC.SP    ;ACC c= SP, wp
19 19 2. Struktura pamięci mikrokontrolera Stan portu 1*2 równy jest bardziej znaczącemu bajtowi
15 2 Struktura pamięci mikrokomrolcia 15 i odczytywana: MOV ACC.SP    ;ACC c= SP, wp
17 2. Struktura pamięci mikrokontrolera 172.4. Zewnętrzna pamięć RAM mikrokontrolera Zewnętrzna pam

więcej podobnych podstron