79
Minimalny czas Iransmisji określa minimalny czas, na któiy inicjator ma prawo przejąć kontrolę nad magistralą. Po przejęciu kontroli nad magistralą zawartość tego rejestru jest dekrementowana po każdym cyklu zegara.
Rejestr ten zabezpiecza inicjator przed odebraniem mu kontroli nad magistralą przed upływem minimalnego czasu potrzebnego na przeprowadzenie transmisji danych (idy układ arbitrażowy odbierze inicjatorowi prawo do kontrolowania magistrali, inicjator może kontynuować transmisję dopóki rejestr ten nie jest wyzerowany.
Rejestr ten jest zaimplementowany tyłku w inicjatorach i powinien być programowalny.
bit 7 |
0 |
0 |
U |
0 |
0 |
bit 7 minimalny czas trwania transmisji wyrażony w cyklach zegara
magistrali PCI;
bity' 6-0 typ nagłówka - powinny być wyzerowane Na razie zdefiniowane są dwa typy nagłówków:
• 0000000 określający dowolne urządzenie nie będące układem sprzęgającym dwie magistrale PCI;
• 0000001 określający układ sprzęgający dwie magistrale PCI.
Zależnie od typu nagłówka podwójne słowa 4-15 w nagłówku pamięci konfiguracyjnej mają różne znaczenie.
bit 7 |
bit 6 |
X |
X |
bil 3 |
bit 2 |
bit 1 |
bit 0 |
bit 7
bit 6
bity 5-4 bity 5—0
(BIST Capable) - bit jest ustawiony, gdy urządzenie ma zaimplementowane procedury testujące;
{Start BIST) - ustaw ienie tego bitu powoduje rozpoczęcie procedury testującej. Po zakończeniu procedury bil jest zerowany; zarezerwowane;
(Completion Codę) - pozytywne zakończenie procedury testującej powoduje wyzerowanie tych bitów. W przeciwnym przypadku zawierają numer błędu specyficzny dla danego urządzenia.
Rejestr jest zaimplementowany w urządzeniach PCI, wyposażonych w procedury samotcstujące.