A9

A9



79


Komunikacja procesora z innymi elementami architektury komputera

Minimalny czas Iransmisji określa minimalny czas, na któiy inicjator ma prawo przejąć kontrolę nad magistralą. Po przejęciu kontroli nad magistralą zawartość tego rejestru jest dekrementowana po każdym cyklu zegara.

Rejestr ten zabezpiecza inicjator przed odebraniem mu kontroli nad magistralą przed upływem minimalnego czasu potrzebnego na przeprowadzenie transmisji danych (idy układ arbitrażowy odbierze inicjatorowi prawo do kontrolowania magistrali, inicjator może kontynuować transmisję dopóki rejestr ten nie jest wyzerowany.

Rejestr ten jest zaimplementowany tyłku w inicjatorach i powinien być programowalny.

Typ nagłówka (Header Type)

bit 7

0

0

U

0

0

bit 7    minimalny czas trwania transmisji wyrażony w cyklach zegara

magistrali PCI;

bity' 6-0 typ nagłówka - powinny być wyzerowane Na razie zdefiniowane są dwa typy nagłówków:

•    0000000 określający dowolne urządzenie nie będące układem sprzęgającym dwie magistrale PCI;

•    0000001 określający układ sprzęgający dwie magistrale PCI.

Zależnie od typu nagłówka podwójne słowa 4-15 w nagłówku pamięci konfiguracyjnej mają różne znaczenie.

BIST (Build-in Self-test)

bit 7

bit 6

X

X

bil 3

bit 2

bit 1

bit 0

bit 7

bit 6

bity 5-4 bity 5—0


(BIST Capable) - bit jest ustawiony, gdy urządzenie ma zaimplementowane procedury testujące;

{Start BIST) - ustaw ienie tego bitu powoduje rozpoczęcie procedury testującej. Po zakończeniu procedury bil jest zerowany; zarezerwowane;

(Completion Codę) - pozytywne zakończenie procedury testującej powoduje wyzerowanie tych bitów. W przeciwnym przypadku zawierają numer błędu specyficzny dla danego urządzenia.

Rejestr jest zaimplementowany w urządzeniach PCI, wyposażonych w procedury samotcstujące.


Wyszukiwarka

Podobne podstrony:
A9 19Komunikacja procesora z innymi elementami architektury komputera Zmiana organizacji magistrali
A9 69Komunikacja procesora z innymi elementami architektury komputera -ACK64    (Ack
A9 Komunikacja procesora z innymi elementami architektury komputera 49Rysunek
A9 39Komunikacja procesora z innymi elementami architektury
A1 41Komunikacja procesora z innymi elementami architektury komputera Tabela 1.2. Podział przestrze

więcej podobnych podstron