PLD21

; Tablice prawdy sa poprzedzone słowem kluczowym T_TAB.

; W nawiasie sa wymieniane wszystkie sygnały. Najpierw sa definiowane ; wejścia, a następnie wyjścia.

T_TA8 ; Tablica prawdy układu kombinacyjnego

; >> oznaczenie układu kombinacyjnego,

; : tym oznaczeniem oddzielone sa sygnały wejściowe od wyjściowych.

T_TAB ; Tablica prawdy przerzutnika

; :>> oznaczenie układu z przerzutnikami. ; ^A>> oznaczenie układów z zatrzaskami.

; — Czesc symulacyjna —

SIMULATION

;— Budowanie wektorów potrzebnych do' pętli IF i WHILE —

; Deklaracja wektora wejściowego

VECTOR INS := [ IN8,IN7,IN6,IN5,IN4,IN3,IN2,IN1,INO ]

; Deklaracja wektora wyjściowego

VECTOR NUM := [ Q3, Q2, Q1, Q0 ]

VECTOR GLOB := [ ADDR23, ADDR22, ADDR16, ADDR15, ADDR12 ]

;— Ustawienie wszystkich wejsc na znane wartości —

; 0 0 10 1 SETF /CLKPIN /ILE 11 /I2 /I3 INS:=0377

; Pisząc ciąg kolejnych ustawień można dokonać symulacji- patrz ; ^JiąKODERT.PDS

;— Zmiana stanów przerzutni kow do znanyc.h stanów —

PRLDF /Q0 /Q1 /Q2 /Q3

Sygnał zegara na wejściu 0—>1—>0 — CLOCKF CLKPIN

kombinacja —

;— Ustawienie wyjściowych wartości, zanotowana każda ; 10 0 0 1 1

CHECK 01/02 /03 /04 05 06

Pętla FOR dla szesciu sygnałów zegarowych —

FOR j := 0 TO 5 DO ; Powtarzaj od j=0 do 5 BEGIN

SETF INS := j CLOCKF CLK

IF ( NUM == 4 ) ; Gdy jest w stanie 4

BEGIN

SETF /0E ; Ustawienie OE

END