p1030021

RISC

•    Zredukowana lista rozkazów (nie przekracza kilkudziesięciu)

•    Niewielka liczba trybów adresowania (kilka). Ponadto wprowadzono tryb adresowania, który ogranicza ilość przesłań - większość operacji wykonuje się wg schematu: rejestr_C := rejestr_A operacja rejestr_B

•    Liniowa organizacja przestrzeni adresowej (bez segmentacji)

•    Wykonywanie operacji arytmetyczno-logicznych na rejestrach - nie ma więc dostępu do pamięci - inaczej są to tzw. procesory o architekturze „ładuj/zapamiętaj" (load/store architecture). W czasie wykonywania rozkazu żaden z argumentów nie jest niszczony.

•    Bezpośrednia realizacja rozkazów (bez zamiany na sekwencję mikrorozkazów)

•    Typowy RISC realizuje sprzętowo tylko najczęściej używane rozkazy, inne programowo

•    Równoległa praca wewnętrznych bloków funkcjonalnych

Oprać. Leszek Borzemsld

10