PLD25

INTEL Logic Optimizing Compiler Utilization Report    LICZNIK4.rpt

FIT Release [ 2.1 ] SID [ 2.84 ]

; POŚREDNI ZBIÓR- RAPORT DANEGO PROJEKTU ; PODCZAS KOMPILACJI MAŁE LITERY SA ZAMIENIANE NA DUŻE

***** Design implemented successful 1y ; LICZNIK4.PDS

; 4-BITOWY SYNCHRONICZNY LICZNIK

TITLE

PATTERN

REVISI ON

AUTHOR

COMPANY

DATĘ

4-BIT LICZNIK SYNCHRONICZNY PDS 1

ROBERT HAJDASZ WSI OPOLE 1993.02.27

OPTIONS

TURBO = ON _ SECURITY = OFF

/O

CHIP 4_COUNT 85C220

PIN

PIN

CLK

ENA

PIN	15 (
PIN	14 (
PIN	13 (
PIN	1 2 (
EOUATIONS
QA.D : =	ENA *
OA.CLKF	= CLK
OA.RSTF	= GND
OA.SETF	= GND
OA.TRST	= VCC
QB.D :=	ENA *
O +	ENA *
UeS.CLKF	= CLK
OB.RSTF	= GND
OB.SETF	= GND
OB.TRST	= VCC
O o o II	ENA *
+	ENA *
+	ENA *
OC.CLKF	= CLK
OC.RSTF	= GND
OC.SETF	= GND
OC.TRST	= vćc
QD.D : =	ENA *
+	ENA *
+	ENA *
+	ENA *
OD.CLKF	= CLK
OD.RSTF	= GND
OD.SETF	= GND
OD.TRST	= vcc
SIMULATION

QB i /QB

QC * QC * /QC

QD “ QD i QD < /QD

QA ; PRZYPORZĄDKOWANIE NUMERÓW NOZEK QB

QC

QD

/QA ; ROZPISANIE POŁĄCZEŃ WEWNĄTRZ UKŁADU

/ QA ► QA

/ QA / QB ► QB

* QA

/QA /QB / QC

■ QC * QB * QA

25