BBKozpjiratiN mporttyczny mikroprocesor generujący adresy 16-bitowe i dysponujący 16-łntową szyną danych Jola je»1 maksymalna prawtroń afawowi takiego systemu |>ray realizacji pudlej Jak nwnu ją zwiększyć
» :R«v\\ .i/niy hipotetyczny mikroproccsoi 32-bitowy piacujicy 7. szyną !6*hitową 1 pracujący /. zrjcuem 8MHz. Czas cyklu nurt mi ej 1 trwa dla procesora J cy kle zrjaiowe W celu zwiększenia efektywności takiego systemu zwiększyłby* szybko* taktowania szyny dwu*krotnie czy podwoił szrroko* intową szyny (do 32 łutów)
dPanuęc |>odręczn.i sekcyjno-skojarzcmowa składa «ę z 6-1 wieńczy podzielony eh na 1-wicrrzowc sekcje Pamięć główna zawiera -łK. bloków po 128 słów Lady Jaki formuł mają adresy pamięci głównej?
£}JOpbz prostą metodę implementacji algorytmu wymiany LRU w czictodroaicj pamięci podręcznej sckcyjno-skojarzciuowcj
^Uszereguj poziomy RAID względem gęstości upakowania, szerokości pasma oraz wydajności transakcyjnej
"} J.Modul DMA przesyła do pamięci znaki z. mzndzcru.1 tran/notującego z szybkością 9700 biL s. stosując zajmowanie cyklu Procesor pobiera rozkazy z szybkością miliona