ark06 (2)

Blok Arytmetyczr Logiczny

Pamięć

WE/WY

—/F:-

■A

Układ Sterowania Programerrji

Schemat blokowy maszyny IAS (von Neumana)

Haryardzki model architekturalny (Harvard architecture)

1.    Procesor wykonuje operacje na danych ulokowanych w pamięci i rejestrach

2.    Pamięć instrukcji wewnętrznych i danych jest rozdzielna

3.    Mechanizm sterowania pobiera kolejne rozkazy z pamięci równolegle z pobieraniem danych dla tych lub innych rozkazów.

Model pochodzi z maszyny Mark I (przekaźnikowa pamięć danych, pamięć instrukcji na taśmie papierowej), zbudowanej w 1944 na Uniwersytecie Harward w USA.

Pamięć

danych

Blok Arytmetyczr Logiczny

iśr

TFT

WE/WY

Pamięć

instrukcji

*

Układ

Stepowania

Programerrji

Ogólny schemat blokowy komputera o architekturze haryardzki ej