CCF090613027

rozdzielczością (12 -f* 28 bitów) i dokładnością, lecz mają długi niekiedy czas przetwarzania (od kilkudziesięciu do kilkuset milisekund).

10.25.    Jak działają przetworniki a/c o przetwarzaniu równoległym?

Na rysunku 10.25 przedstawiono schematycznie budowę 3-bitowego (przykładowego) przetwornika a/c o działaniu bezpośrednim typu równoległego (z komparatorami). Składa się on z 7 komparatorów (przetwornik tt-bitowy ma 2" — 1 komparatorów), precyzyjnego rezystancyjnego dzielnika napięcia, źródła napięcia odniesienia i kodera. Najważniejszym elementem w tego typu przetwornikach jest komparator, bowiem od niego przede wszystkim zależy szybkość i dokładność przetwarzania. Działanie przetwornika jest następujące. Napięcie wejściowe U_l9 podawane jednocześnie na wejścia wszystkich komparatorów, wywołuje stan logiczny 1 na wyjściach tych komparatorów, dla których napięcie U_x jest większe od ich napięcia progowego ustalonego precyzyjnym dzielnikiem napięcia odniesienia (pozostałe komparatory mają na wyjściach stan logiczny 0). Koder przetwarza stan logiczny wyjść komparatorów na 3-bitowe słowo kodowe a_xa₂a^ (tablica zależności na rys. 10.25b). W rozpatrywanym układzie przetwornika pierwszy i ostatni rezystor dzielnika napięciowego ma wartość rezystancji R/2. Powoduje to, przy wartości R pozostałych rezystorów, przesunięcie charakterystyki przejściowej jak na rys. 10.22a.

10.26.    Na czym polega przetwarzanie metodą kolejnych przybliżeń?

Schemat funkcjonalno-blokowy 8-bitowego przetwornika a/c realizującego metodę kolejnych przybliżeń (sukcesywnej aproksymacji) podano na rys. 10.26. Składa się on z przetwornika c/a, komparatora, rejestru kolejnych przybliżeń i zegara. Istota działania tego układu polega na porównywaniu w komparatorze K napięcia wejściowego U_l z napięciem U_p wytwarzanym na wyjściu wewnętrznego przetwornika c/a (DAC). Przetwornik DAC jest sterowany przez rejestr SAR (sukcesywnej aproksymacji). W pierwszym kroku w rejestrze SAR na pozycji D₇ reprezentującej najbardziej znaczący bit (MSB) jest wpisywany stan logiczny 1, podczas gdy na pozostałych pozycjach jest stan 0. Na wejście przetwornika c/a jest zatem podawane słowo 100...0, które jest w nim przetwarzane na napięcie U_p o wartości U^/2. Jeżeli w wyniku porównania okaże się, że U_l ^ U_p = U_FSj2, to na pozycji D₇ pozostawia się stan 1 i w następnym (drugim) kroku porównuje się napięcie U_l z napięciem U_p

0    wartości 3/4 U_FS9 które z kolei wytwarza się, podając na wejście przetwornika c/a słowo kodowe 110...0. Gdy natomiast U_x < U_p = U_FSj2, to najbardziej znaczącemu bitowi przypisuje się wartość 0 (na pozycji D₇ jest wpisywane 0)

1    w następnym (drugim) kroku porównuje się napięcie t/j z napięciem U_p o wartości 1/4 U_FS, podając na wejście przetwornika c/a słowo kodowe 010...0. Proces ten jest powtarzany kolejno dla następnych bitów słowa kodowego

357