CIMG5129

11. Podstawowe bramki logiczne

11.1. Bramka NAND

Tablica prawdy i schemat elektryczny dwu wejściowej bramki NAND są przedstawione na Rys. 45. Bramka NAND zbudowana jest z dwóch tranzystorów NMOS połączonych szeregowo i dwóch tranzystorów PMOS połączonych równolegle.

dwuwejściowa bramka NAND
A B	Wyjście
0 0	1
0 1	l
t 0	1
i i	0

fiys. 45. Tablica prawdy I schemat elektryczny bramki SAND

11.1.1.    Projektowanie bramki NAND

Narysujmy bramkę NAND nanosząc po kolei warstwy jak w przypadku inwertera. według scbcwata elektrycznego przedstawionego na Rys. 45. Nie zapomnijmy o sprawdzaniu reguł projektowania DRO.

11.1.2.    Symulacja bramki NAND

Symulację przeprowadzamy podobnie jak to było opisane w przypadku inwertera. Dołączamy vdD> masę VSS, sygnały wejścia i wyjścia. Przykład poprawnej symulacji jest pokazany na Rys 46.

Rys 46. Symulacja bramki SAMO