DSC1200493

" J¹⁰™"    • podmoduły kontrolera

kontrolera , _Syg_na^ —

Soezkf danych kontrolun dwe raSje sygnałów:

• sygnały pochodzące 2 kodu instrukcji:

Cykl 'ozkazowy CPU oeoz

•    pobrania rozkazu

•    dekodowana instrukcji.

•    pobrania argumentów.

•    wykonania rozkazu.

•    zapisania wyników.

•    przerwania

W projekcie przewidziane jednego przerwania Adre tego przerwania oeazie z komorce RAM - gdzie pot mstrukqa dalekiego skoku

’eoe etapom oedzie zakodowana przy 1 zOw. Kontroler oedzie zbu w szczególności bedz¹ za

•    pamec mikrcmstrukcji

•    ukiad seKwensera (ukiac

•    logikę towarzysząca Synteza modurow kontroli wama diagramu pracy

1

sygnały generowane przez kontroler:

•    wymuszające zapis danych do rejestrów mp. IRO.set),

•    steruiace przepływem danych (np. A_seł).

•    wyboru funkcji bloków funkcjonalnych (np. ALU Jun),

•    steruiące zapisem/odczytem RAM - tylko, gdy CPU me posiada dedykowanego kontrolera pamięci.