Architektura komputerów
Architektura von Neumanna
Architektura IAS
Struktura CPU
Cykl maszynowy
Funkcjonowanie komputera
" Funkcje realizowane przez komputer:

przetwarzanie danych

przechowywanie
Architektura systemów komputerowych 2
Organizacja komputera
" Pojęcie to odnosi się do jednostek operacyjnych
i ich połączeń, które stanowią realizację
architektury określonego typu
" atrybuty organizacyjne są to rozwiązania
sprzętowe niewidzialne dla programisty, np.:

sygnały sterujące,

interfejsy między komputerem, a urządzeniami
peryferyjnymi,

technologia pamięci.
Architektura systemów komputerowych 3
Architektura komputera
" Pojęcie to określa atrybuty systemu
komputerowego, które są dostępne dla
programisty i mają bezpośredni wpływ na
logiczne wykonywanie programu np.:

lista rozkazów,

liczba bitów wykorzystywanych do prezentacji
różnych typów danych,

mechanizmy wejścia/wyjścia,

metody adresowania pamięci
Architektura systemów komputerowych 4
Architektura komputera
" Architektura Komputera składa
SO i aplikacje
się z trzech głównych
elementów:
Jądro SO
" Instruction set architecture,
(ISA), interfejs pomiędzy
assembler
oprogramowaniem, a sprzętem.
" Microarchitecture lub
firmware
organizacja komputera
hardware
" System Design,.
Architektura systemów komputerowych 5
Architektura komputera
" Instruction Set Architecture, (ISA) to abstrakcyjny
obraz systemu obliczeniowego widziany z poziomu
języka maszynowego lub asemblera.
 ISA zawiera zbiór instrukcji, sposób adresowania pamięci,
rejestry procesora oraz adresy i formaty danych.
" Microarchitecture, czyli organizacja komputera stanowi
opis systemu uwzględniający:
 wszystkie jego części,
 połączenia między nimi

oraz opis ich współdziałania dla implementacji ISA.
" Np. rozmiar pamięci podręcznej komputera stanowi problem
organizacyjny nie mający nic wspólnego z ISA.
" System Design, zawiera pozostałe składniki sprzętowe
systemu:

system połączeń  szyny i przełączniki,
 kontrolery pamięci i hierarchie, mechanizmy dostępu do
Architektura systemów komputerowych 6
pamięci
" np. direct memory access, problemy wieloprocesorowości.
Koncepcja programu
przechowywanego w pamięci
" W początkowym okresie programy były fizycznie
wbudowywane do jednostki sterującej (control
unit) w CPU.
" Panował wówczas pogląd:

pamięć główna przeznaczona jest dla danych,

CPU dla programu (Harvard architecture).
" Paradygmat ten został przełamany kiedy ktoś
(Eckert, czy von Neumann?) wpadł na pomysł
przechowywania programu, podobnie jak
danych, w pamięci głównej.
Architektura systemów komputerowych 7
Architektura von Neumanna
" Architektura von Neumanna - przedstawiona
po raz pierwszy w 1945 roku przez von
Neumanna, Johna W. Mauchly i Johna Presper
Eckerta.

Jest to realizacja idei Leibniza z 1671roku.
" The Stored Program Computer (koncepcja
przechowywanego programu)

 Jeżeli instrukcje potraktuje się tak samo, jak dane,
to program może się sam modyfikować podczas wykonywania.
Zastosowanie instrukcji skoku umożliwia uzależnienie
wykonania
pewnych fragmentów programu od wyników określonych
operacji.
John von Neumann (1946)
Architektura systemów komputerowych 8
Architektura von Neumanna
" The Stored Program Concept.
 Pomysł ten stanowi podstawę konstrukcji współczesnych
komputerów:
 Podstawą tej koncepcji jest przechowywanie programu i danych w
pamięci komputera.
" ciąg rozkazów programu jest przechowywany w pamięci programu,
" dane są przechowywane w pamięci danych,
" oba rodzaje pamięci nie muszą być fizycznie rozłączne.
" Konsekwencje:
 instrukcje i dane są zakodowane w postaci liczb,
 wykonywany program może się sam modyfikować traktując obszar
instrukcji jako dane, a po przetworzeniu tych instrukcji - danych -
zacząć je wykonywać.
Architektura systemów komputerowych 9
Architektura von Neumanna
" System komputerowy zbudowany w oparciu o
architekturę von Neumanna:

skończona i funkcjonalnie pełna lista rozkazów,

możliwość wprowadzenia programu do systemu
komputerowego poprzez urządzenia zewnętrzne

przechowywanie programu w pamięci w sposób
identyczny jak dane.

dane i instrukcje jednakowo dostępne dla procesora

informacja jest przetwarzana w sposób
sekwencyjnemy:
" odczytywanie instrukcji z pamięci komputera,
" wykonywanie tych instrukcji w procesorze.
Architektura systemów komputerowych 10
Uniwersalność systemu
komputerowego
" Architektura v. Neumanna pozwala na
przełączanie systemu z fazy wykonywania
określonego zadania (programu) na inne
bez fizycznej ingerencji w strukturę
systemu.
" Model komputera wykorzystującego
architekturę von Neumanna jest często
nazywany Przykładową Maszyną Cyfrową
(PMC).
Architektura systemów komputerowych 11
Architektura von Neumanna
" Koncepcja architektury von Neumanna polega na podziale
komputera na cztery podstawowe części:
 Jednostka Arytmetyczno Logiczna ALU wykonująca działania na
danych binarnych.
 Jednostka sterująca interpretująca i wykonująca rozkazy z
pamięci
 pamięć zawiera dane programu i sam program (rozkazy)
 urządzenia wejścia/wyjścia
Jednostka
arytmetyczno-logiczna
Urządzenia
Pamięć
I/O
Jednostka sterująca
Architektura systemów komputerowych 12
Komputer von Neumanna
" Pamięć główna przechowuje dane i
program.
" Jednostka arytmetyczno-logiczna (ALU)
działa na danych binarnych.
" Jednostka sterująca interpretuje oraz
wykonuje rozkazy z pamięci.
" Urządzeniami we/wy steruje jednostka
sterująca.
Architektura systemów komputerowych 13
IAS
" Pierwsza realizacja idei von Neumanna: komputer IAS
Nazwa komputera IAS pochodzi od nazwy Institute for
Advanced Studies in Princeton, N.J., gdzie powstał.
" Początek projektu 1946, ukończony 10.06.1952.
http://comsci.us/history/ias.html
Architektura systemów komputerowych 14
Architektura IAS
" Logika komputera IAS została
zaimplementowana za pomocą 2300 lamp
próżniowych
" Pamięć IAS był adresowana za pomocą
słów (nie bajtów) o rozmiarze 40 bitów.
Architektura systemów komputerowych 15
IAS -format danych i rozkazów
" Liczby przechowywane były jako ułamki a
nie liczby całkowite. Miało to wpływ
jedynie na operacje mnożenia i dzielenia.
0 1 39
Dane
Bit
znaku
Architektura systemów komputerowych 16
IAS -format rozkazów
" Instrukcje miały ustalony rozmiar (20 b),
przechowywanymi po 2 pod wspólnym adresem.
0 7 8 19 20 27 28 39
Kod Kod
Adres Adres
operacji operacji
" Długość kodu operacji wynosiła 8 b co pozwalało na
zakodowanie 256 różnych operacji, z których
zaimplementowanych było jedynie 21.
" Długość adresu operacji wynosiła12 b, co dawało
adresowalną przestrzeń pamięci o rozmiarze 4096
słów, z czego IAS wykorzystywał jedynie przestrzeń o
rozmiarze 1024.
Architektura systemów komputerowych 17
Architektura IAS
O
Output
" Komputer IAS składa
się z 5 oddzielnych
C
części:
Central
CA
R
 CA, (Central Arithmetic
M
Central
Recordig
part) Jednostka
Memory
Arithmetic
Medium
arytmetyczno logiczna
CC
 CC, (Central Control)
Central
Jednostka kontrolno
Control
sterująca

M, (Memory) Pamięć
główna
I
Input
 I (Input) wejście
 O (Output) wyjście
 R (Recording medium)
Pamięć zewnętrzna.
Architektura systemów komputerowych 18
" IAS posiadał 7 rejestrów, z których 2 mogły być adresowane poprzez instrukcje:
" Rejestry Architektury
 AC, (Accumulator) Akumulator (40 b)
 MQ, (Multiplier/Quotient) Rejestr Mnożenia/Dzielenia (40 b)
" Rejestry Implementowane
 MDR, (Memory Data Register) Rejestr Danych (40 b) dane przeczytane z zapisanej w
pamięci głównej
 IBR, (Instruction Buffer Register) Bufor Instrukcji (40 b)
 IR, (Instruction Register) Rejestr Instrukcji (20 b) aktualnie wykonywana instrukcję.
 PC, (Program Counter) Licznik Rozkazów (12 b) adres kolejnej pary instrukcji, które mają
być wykonywane.
 MAR, (Memory Address Register) Rejestr Adresów Pamięci (12 b) adres udostępnianej
pamięci głównej
C
AC
CA
Arithmetic
MDR
Logic
MQ
M
Memory
CC
IBR PC
IR MAR
Control
Logic
Control Signals
Architektura systemów komputerowych 19
Opcode Mnemonic Operation
1 CLA Addr AC = Mem(Addr)
2 CLS Addr AC = Mem(Addr)
3 CLAA Addr AC = |Mem(Addr)|
4 CLSA Addr AC = - |Mem(Addr)|
5 A Addr AC = AC + Mem(Addr)
6 S Addr AC = AC - Mem(Addr)
7 AA Addr AC = AC + |Mem(Addr)|
8 SA Addr AC = AC - |Mem(Addr)|
9 CLAMQ Addr MQ = Mem(Addr)
A LMQ AC = MQ
B M Addr AC.MQ = MQ * Mem(Addr)
C D Addr MQ = AC / Mem(Addr), MQ = AC % Mem(Addr)
D BRL Addr PC = Mem(Addr), IR = Mem(Addr)[0..19]
E BRR Addr PC = Mem(Addr), IR = Mem(Addr)[20..39]
F BRCL Addr PC = Mem(Addr), IR = Mem(Addr)[0..19] if AC [0] == 0
10 BRCR Addr PC = Mem(Addr), IR = Mem(Addr)[20..39] if AC [0] == 0
11 ST Addr Mem(Addr) = AC
12 STL Addr Mem(Addr)[8..19] = AC [28..39]
13 STR Addr Mem(Addr)[28..39] = AC [28..39]
14 SHL AC = AC << 1
Architektura systemów komputerowych 20
15 SHR AC = AC >> 1
Struktura CPU i pamięci z pozycji
języka niskiego poziomu
Program Counter Status Register
General Registers
Flag Registers
Main Memory
" Na poziomie języka niskiego poziomu maszyna stanowi zbiór
rejestrów.
 Niektóre rejestry mają ustalone funkcje
" Pamięć główna stanowi ogromną jednowymiarową tablicę (ciąg) 21
Architektura systemów komputerowych
słów.
Części składowe prostego CPU
" Elementy składowe CPU:

PC licznik rozkazów (Program Counter)

IR rejestr instrukcji (Instruction Register)

MAR rejestr adresów pamięci (Memory Address
Register), lub cache memory.

MDR rejestr danych (Memory Data Register)

Flag Registers to1-bitowy rejestr przechowujący bity
informacji o stanie (state information).
" Lokalna pamięć o dużej szybkości (High speed
local storage).

Dostęp do niej (tzn. transfer zawartości do ALU) jest
dużo szybszy niż dostęp do pamięci głównej.
Architektura systemów komputerowych 22
Części składowe prostego CPU
" Pozostałe rejestry (General Registers)
 Rejestry ogólnego przeznaczenia
" dostępne dla programisty (lub częściej dla projektanta kompilatora) z
poziomu języka niskiego poziomu
" używane dla przechowywania zmiennych, tymczasowych wyników, adresów
operandów, ...
" Jednostka sterująca (Control Unit)
 Generuje sekwencję sygnałów sterujących, które powodują:
" przesuwanie danych pomiędzy rejestrami
" dostarczenie nowej instrukcji
" załadowanie operandów do rejestrów
" przechowywanie wyników operandów w pamięci głównej
" uruchamianie operacji arytmetycznych / logicznych.
 Sekwencja sygnałów sterujących generowanych dla danej instrukcji
zależy od niej samej oraz od zawartości rejestru stanu (flag
register).
Architektura systemów komputerowych 23
Struktura prostego CPU
Licznik
CPU
rozkazów
MAR
Rejestr
Instrukcji
Jednostka
Dekoder
MDR
kontrolna
ALU
Rejestry
Magistrala
CPU/Pamięć
Architektura systemów komputerowych 24
Jednostka Arytmetyczno Logiczna
" Arithmetic and Logic Unit, czyli
Jednostka Arytmetyczno Logiczna (ALU)
" ALU wykonuje wszystkie operacje
przetwarzające dane i operacje
porównywania,
In1 In2
 np. obliczenia, operacje logiczne,
operacje przesuwania, etc.
Flagi
" W skład ALU wchodzą:
Operacja
 dwa rejestry wejściowe,
 jeden rejestr wyjściowy,
 rejestr operacyjny,
Out
 i kilka rejestrów flagowych.
" Pozostałe składniki CPU stanowią
 urządzenia peryferyjne w stosunku do
ALU i zajmują się one:
 wyborem operandów,
 przechowywaniem wyników,
 sterowaniem kolejnością operacji w ALU.
Architektura systemów komputerowych 25
ALU
" W danej chwili ALU wykonuje pojedynczą operację określoną przez zawartość
rejestru operacyjnego.
" Po załadowaniu rejestrów wejściowych ustawiony zostaje rejestr operacyjny.
" Rejestr wyjściowy zostaje załadowany wartością funkcji wynikającej z dwu
rejestrów wejściowych.
 Może być to wynik dodawania, odejmowania, mnożenia, przesunięcia w lewo,
negacji, AND, OR, ...
 Wyniki z ALU są składowane w przypadku wyniku:
" przetwarzania danych w rejestrach ogólnych lub w pamięci.
" operacji porównywania porównania w jednym z rejestrów flagowych stanu (flag registers).
In1 In2
Flagi
Operacja
Out
Architektura systemów komputerowych 26
Dekoder
CPU
Licznik rozkazów
adresów
Rejestr ogólny
Rejestr rozkazów
.....................
Akumulator
RAM
Architektura systemów komputerowych 27
Kod maszynowy (Machine Code)
" Kod maszynowy jest kodem binarnym:

jest on nieczytelnym dla ludzi (bez przygotowania),

natomiast jest bardzo łatwy do odczytania przez
maszynę.
" Kod binarny (Binary).

Np. 11100111100000011110010111110000
" Charakterystyka kodu:

instrukcje są ciasno upakowane,

zakodowanie programu jest efektywne, każdy bit ma
znaczenie.
Architektura systemów komputerowych 28
Wykonanie programu (Execution)
" Program w kodzie maszynowym stanowi sekwencję instrukcji:
 aby wykonać program w kodzie maszynowym musi być on załadowany
do pamięci głównej,
 wykonanie programu ma miejsce wewnątrz CPU,
 proces wykonywania programu stanowi cykl operacji pobieranie-
wykonanie (Fetch-Execute Cycle).
" Podstawowy cykl wykonywania programu: pobierz, dekoduj,
wykonaj.
 Instrukcje są transferowane jedna po drugiej z pamięci głównej do CPU i
tam wykonywane
 Odbywa się to w kolejnych krokach:
" pobranie kolejnej instrukcji
" dekodowanie instrukcji
" wykonanie instrukcji
" & cykl ten powtarza się do momentu napotkania instrukcji  Halt .
Architektura systemów komputerowych 29
Cykl instrukcja-wykonanie w
detalach
" Z punktu widzenia programisty instrukcje
są wykonywane:

kolejno (sequentially),

całościowo (atomically).
" każda instrukcja stanowi niepodzielną jednostkę
" Jest to iluzoryczne wrażenie wynikające z faktu, że
sprzęt nie pozwala na przerwanie wykonywania
instrukcji.
" W rzeczywistości, wykonywanie instrukcji składa
się z szeregu kroków, każdy z nich określa
przeniesienie lub zmianę danych.
Architektura systemów komputerowych 30
Rejestry CPU
" W procesie instrukcja-wykonanie zaangażowane są specjalne
rejestry CPU:
 AC: akumulator - uniwersalny rejestr przechowujący wartości danych
przetwarzanych przez procesor.
 MAR: rejestr adresowy, przechowujący adres pamięci przetwarzanych
danych.
 MBR: rejestr bufora pamięci, przechowujący dane odczytywane lub
gotowe do zapisania.
 PC: licznik rozkazów, przechowujący adres następnej instrukcji
programu.
 IR: rejestr rozkazów, przechowujący kolejny rozkaz do wykonania.
 InREG: rejestr wejściowy, przechowujący dane z urządzenia
wejściowego.
 OutREG: rejestr wyjściowy, przechowujący dane dla urządzenia
wyjściowego.
Architektura systemów komputerowych 31
Dekoder
CPU
0A30(16)
adresów
Licznik rozkazów
82(16)
2F(16)
.....................
Rejestr rozkazów Rejestr ogólny
0A2F
0A30
10000010=82
0A31
3A(16)
Akumulator
RAM
Architektura systemów komputerowych 32
Cykl von Neumanna
0A30 0A31
CPU
Licznik rozkazów PC Rejestr ogólny
82 2F
Rejestr rozkazów IR
2F 3A
Dekoder
ALU
rozkazów
69
Układ
3A
69
sterowania
Akumulator
Architektura systemów komputerowych 33
Cykl maszynowy (The machine
cycle)
" Procesor powtarza wykonywanie następującej pętli:
 Pobierz do rejestru rozkazów (IR) instrukcję z pod adresu
znajdującego się w liczniku rozkazów (PC),
 Inkrementuj PC o wartość jednej instrukcji,

Dekoduj instrukcję z IR,
 Wykonaj zdekodowaną instrukcję,
 Powtórz.
" Wskaz
nik ustawiony w kroku inkrementowania PC
zapoczątkowuje kolejny cykl związany z pobraniem
następnej instrukcji programu.
" Cykle wykonywane są w ustalonym tempie związanym z
szybkością zegara komputera.

Jeżeli procesor działa z szybkością 1500 MHz, oznacza to że
cykl wykonywany jest 1500,000,000 razy w ciągu jednej
sekundy.
Architektura systemów komputerowych 34
Struktura komputera
" Jednostka centralna (CPU,
procesor) - steruje działaniem
komputera i realizuje funkcje
przetwarzania danych
" Pamięć główna - przechowuje
dane
" Wejście/Wyjście - przenosi
dane między komputerem a
światem zewnętrznym
" Połączenia systemu
-mechanizmy zapewniające
łączność między procesorem,
pamięcią główną,
wejściem/wyjściem.
Architektura systemów komputerowych 35
Struktura magistrali
" Magistrala jest zespołem połączeń elementów składowych komputera
" Magistrala składa się z wielu linii, co pozwala na równoległy przepływ bitów.
" Magistrala systemowa jest zasobem współdzielonym przez wiele komponentów
systemu komputerowego.
" Konieczne jest sterowanie dostępem do tego współdzielonego zasobu.
" Linie magistrali systemowej można podzielić na:
 linie danych,
 linie adresów,
 linie sterowania,
 linie zasilania.
Architektura systemów komputerowych 36
Stosowane systemy szyn
" ISA - Industry Standard Architecture
" MCA - Micro Channel Architecture
" EISA - Extended ISA
" VESA - Video Electronics Standard Association
(VLB Video Local Bus, VESA Local Bus)
" PCI - Peripheral Control Interface
" AGP - Accelerated Graphics Port
" IDE - Integrated Device Electronics
" SCSI - Small Computer Systems Interface
Architektura systemów komputerowych 37
Charakterystyka systemów szyn
Architektura systemów komputerowych 38
Architektura z pamięcią w centrum
" Centralnym elementem struktury
Urządzenie
jest pamięć, wyposażona w kilka
wej/wyj
portów, umożliwiających
połączenie jej z procesorem oraz
tzw. kanały wejścia-wyjścia, czyli
specjalizowane procesory
transmitujące dane pomiędzy
urządzeniami zewnętrznymi i
Pamięć
pamięcią komputera.
Procesor
operacyjna
" Cechy systemu:
 Szybka wymiana danych
 Wysoki koszt systemu
 Mała elastyczność
" Architektura tego typu była
charakterystyczna dla Urządzenie
komputerów mainframe w latach
wej/wyj
60tych.
Architektura systemów komputerowych 39
Architektura szynowa
" Struktura szynowa, wprowadzona
Pamięć
w minikomputerach w latach 70-
Procesor
tych XX wieku stała się
operacyjna
standardową strukturą komputerów
 np. PDP11.
" Zasadniczym elementem tej
architektury jest szyna, czyli zespół
połączeń pomiędzy modułami.
Szyna
" Komputer składa się z pewnej
liczby modułów :
 jednego lub kilku procesorów,
 bloków pamięci i sterowników
Sterownik Sterownik
wejścia-wyjścia.
wej/wyj wej/wyj
dołączonych do szyny
" Pamięci i sterowniki urządzeń są
widziane przez procesor jako
określone lokalizacje w przestrzeni
Urządzenie Urządzenie
adresowej  podobnie jak pamięć
Architektura systemów komputerowych 40
Mechanizm obsługi wejscia/wyjscia
" Kiedy procesor wykonuje instrukcje wejścia lub wyjścia, jest o tym
informowane odpowiednie urządzenie.
" CPU kontynuuje wykonywanie innych czynności dopóki urządzenie
nie będzie gotowe do współpracy z procesorem.
" Gotowe urządzenie wysyła do procesora sygnał przerwania.
" Procesor obsługuje przerwanie, po którym kontynuuje normalny cykl
rozkazowy.
loop
if zgłoszono przerwanie
then
obsługuj przerwanie
else
kontynuuj cykl rozkazowy
end if
end loop
Architektura systemów komputerowych 41
Znaczenie architektury szynowej
" Architektura szynowa stanowi bardzo wygodny
schemat logicznej struktury komputera.
" Większość współczesnych komputerów,
niezależnie od implementacji, działa w oparciu o
logiczny schemat architektury szynowej.
" Architektura szynowa do 1995 stanowiła
podstawowy model konstrukcji komputerów PC,
stacji roboczych i serwerów.
Architektura systemów komputerowych 42
Ograniczenia architektury szynowej
" Istotnym dla sprawnego działania komputera
parametrem jest szybkość dostępu CPU do pamięci.
 Dostęp do innych urządzeń odbywa się dużo rzadziej niż dostęp
do pamięci.
" W przypadku architektury szynowej, do szyny
podłączona jest duża liczba urządzeń co powoduje, że
szyna ma znaczną długość.
 Duża długość przewodów i istnienie kontaktów sprawia, że
architektura szynowa jest skuteczna dla transmisji o
częstotliwościach nie przekraczających kilkunastu MHz.
 Rozproszona indukcyjność i pojemność połączeń stanowią
ograniczenie dla częstości fali propagowanego sygnału.
" Dlatego ze wzrostem szybkości procesorów trzeba było
zrezygnować ze struktury szynowej.
Architektura systemów komputerowych 43
Architektura dwuszynowa
" Architektura
Pamięć
Procesor
dwuszynowa zawiera
operacyjna
dwie szyny:
 Krótka, szybka szyna,
łączy procesor lub
Szyna szybka
procesory z pamięcią
 Do szyny powolnej,
podłączone są
Most
sterowniki urządzeń
zewnętrznych.
" Obie szyny łączy układ
Szyna wolna
mostu.
" Rozwiązanie
stosowano w
Sterownik Sterownik
komputerach PC w
wej/wyj wej/wyj
latach 1995-98
Urządzenie Urządzenie
Architektura systemów komputerowych 44
Architektura dwuszynowa
" Logicznie obie szyny widziane są jako
jedna.
" Ograniczenia

Niektóre urządzenia zewnętrzne potrzebują
szybkiej transmisji danych.
Architektura systemów komputerowych 45
Architektura trójszynowa
Pamięć
Procesor
" Architektura trójszynowa,
operacyjna
stosowana w komputerach PC
pod koniec lat 90-tych, zawiera:
Szyna pamięć-procesr
 szynę CPU-pamięć
 dwie szyny urządzeń
Most
zewnętrznych
północny
" szybka,
" i wolna.
Szyna szybka (PCI)
" W strukturze tej występują dwa
mosty, zwane od swego położenia
Sterownik Sterownik
na schemacie blokowym:
wej/wyj Most wej/wyj
południowy
 mostem północnym, który łączy
Urządzenie Urządzenie
CPU szyną szybkich urządzeń,
" np. PCI,
Szyna wolna (ISA)
 mostem południowym, który łączy
CPU z szyną wolnych urządzeń,
Sterownik Sterownik
" np. ISA.
wej/wyj wej/wyj
Urządzenie Urządzenie
Architektura systemów komputerowych 46
Architektura trójszynowa
" Po 2002 roku powolna szyna stała się
zbędna.
" Ograniczenia

Szybkie łącze nie może być rozgałęzione
Architektura systemów komputerowych 47
Po 2004 roku w
strukturze pozostała
Procesor
jedynie szyna PCI.
Nie ma już szyny
wolnych urządzeń
wejścia-wyjścia, a część
Sterownik
połączeń szynowych
Mostek Pamięć
Graficzny
Urządzenie
została zastąpiona
północny
operacyjna
(AGP)
połączeniami typu
punkt-punkt, o większej
przepustowości.
Szyna szybka (PCI)
Most północny zawiera
Mostek
sterownik pamięci.
Południowy
Sterownik Sterownik
Układ nazywany
wej/wyj wej/wyj
 mostem południowym
nie pełni roli mostu
pomiędzy szynami, lecz Urządzenie Urządzenie
Urządzenie Urządzenie
zawiera sterowniki
większości niezbędnych
w komputerze PC
urządzeń zewnętrznych.
Architektura PCI
" CPU o dużej wydajności potrzebują
bezpośredniego, szybkiego dostępu do
pamięci bez urządzeń pośredniczących.
" Dla komputerów wieloprocesorowych
szyna PCI jest zbyt wolna.
" Idea rezygnacji z szyny i zastąpienie jej
połączeniami punkt-punkt.
Architektura systemów komputerowych 49
Pamięć
Procesor
Operacyjna
Współczesny komputer
" Sterownik pamięci
umieszczony jest w
procesorze.
Sterownik Sterownik
Mostek
graficzny wej/wyj
" Most północny jest
północny
PCI-E 16x PCI-E 4x
wyposażony w indywidualne
łącza dla sterowników
urządzeń zewnętrznych,
Urządzenie
zrealizowane w standardzie
Mostek
PCI express.
Szyna szybka (PCI)
południowy
" Most południowy jest
zintegrowanym
Sterownik
sterownikiem urządzeń
wej/wyj
zewnętrznych. Urządzenie Urządzenie
" Szyna PCI została
zachowana w celu
Urządzenie
umożliwienia podłączenia
starszych sterowników
urządzeń.