1155787079

Bit i: Jeśli bit i ma wartość logicznej "1" oznacza to, że dane W buforze odbiornika nie zostały odczytane przez procesor przed przyjęciem następnego znaku Ł przez to uległy zniszczeniu. Bit i jest zerowany każdorazowo po odczycie zawartości rejestru sterowania linią.

Bit .2: Bit 2 ma wartoSC logicznej "i" jeSłi w odczytywanym znaku został wykryty błąd parzystości (wg zasady ustalonej w rejestrze sterowania linią). Bit 2 Jest zerowany Każdorazowo po odczycie zawartości rejestru sterowania linią.

Bit 3: Jeśli bit 3 dla wartoSC logicznej "i" oznacza to, że odebrany znak miał niewkżny bit stopu. Bit 3 otrzymuje wartość "1" logicznej, gdy stan| linii w czasie odczytywania bitu stopu następującego po ostatnim bicie danych lub bicie parzystości Jest TAK.    I

!

Sit 4: Jeśli bit 4 kia wartoSC logicznej "i" oznacza to. że poziom linii na wejściu danych odbieranych był utrzymywany w stanie TAK przez czas dłuższy niż czas transmisji pełnego słowa (tzn. czas    transmisji bitu    startu, bitów danych, bitu

parzystości i bitów stopu).

Uwaga: W razie wykrycia błędu opisanego przez bity ł-r4 zostanie wygenerowane przerwanie stanu linii odbioru.

Bit 8: JeSIl bit 5 ma wartość logicznej "i* oznacza to, że układ 8250 może przyjąć następny znak do wysłania. Dodatkowo może zostać wygenerowane przerwanie bufora nadajnika, gd) Jego ogłaszanie Jest umożliwione. Bitowi 5 nadawana Jest wartość "i* logicznej w chwili przesyłania znaku z bufora nadajnika do rejestru przesuwowego nadajnika. Zerowanie bitu 6 odbywa sie Jednocześnie z załadowaniem bufora nadajnika przez procesor.

Bit Jeśli bit 5 ma wartość logicznej "i" oznacza to, że znak z rejestru przesuwowego nadajnika został już wysłany. Zerowanie bitu 6 odbywa sie Jednocześnie z załadqwaniem rejestru przesuwowego znakiem z bufora nadajnika. Bit 6 może

byd tylko odczytywany.

• ' • ■} <    , .

*    9

Bit 7: Zawsze ma wartoSC "O" logicznego.

REJ£STB IDENTYFIKACJI ZERWAŃ

J.' fcj . t<    y.

System prżerwart układu scalonego INS 6250 umożliwia mu współprace ze wszystkimi aktualnie dostępnymi mikroprocesorami. Czteropoziomowa strukturze przerwań minimalizuje ilosc oprogramowania w czasie przesyłania danych.