INFORMACJA O PODZESPO£ACH

73

iChip S-7600A – Stos protoko³u TCP/IP

Producent: Seiko Instruments Inc.

Zastosowanie

l

l

urz¹dzenia korzystaj¹ce z Internetu

q

telefony komórkowe

q

notesy elektroniczne (organizery)

q

pagery

q

kamery cyfrowe

l

l

zdalny dostêp do danych

q

bezpieczeñstwo i urz¹dzenia alarmowe przeciwpo¿arowe

q

automatyka domowa

q

mierniki czynników energetycznych

q

dane pogodowe i o trzêsieniach Ziemi

q

automaty sprzedaj¹ce

q

p³atne telefony

l

l

zdalne testy i diagnostyka

q

urz¹dzenia domowe

q

bezobs³ugowe przyrz¹dy pomiarowe

q

drukarki

q

kopiarki

Podstawowe w³aœciwoœci

q

Uk³ad scalony S-7600A zoptymalizowano do funkcji interneto-

wych, realizacji po³¹czeñ (dial-up) i protoko³u transmisji PPP.

q

Uk³ad stanowi interfejs miêdzy tanim mikrokontrolerem (mikro-

komputrem) a niektórymi interfejsami warstwy fizycznej. Niezbêdna pa-

miêæ, wymagana do realizacji protoko³u TCP/IP jest zawarta we-

wn¹trz uk³adu scalonego, zewnêtrzna nie jest potrzebna.

q

Do pracy w urz¹dzeniach zasilanych napiêciem 5 V niezbêdne s¹

przesuwniki poziomu dla wszystkich sygna³ów wejœciowych / wyj-

œciowych.

q

S-7600A Designers Kit nosi nazwê SDK Board for iChip

(symbol magazynowy S-Y7600ASDKB).

Parametry graniczne

Napiêcie zasilaj¹ce UDD

2,4

÷

3,6 V

Napiêcie wejœciowe UIN

0

÷

UDD

Pobór pr¹du (nadawanie)

900

µ

A

Pobór pr¹du (stan gotowoœci) 1

µ

A

Czêstotliwoœæ zegarowa (max) 5 MHz

Czêstotliwoœæ zegarowa (zalecana)

256 kHz

Zakres temperatur pracy

_10

÷

70oC

Zakres temperatur przechowywania

_40

÷

125oC

Rys. 1. Schemat blokowy uk³adu scalonego S-7600A

Interfejs SRAM

Pamiêæ

SRAM

10 kB

Interfejs jednostki centralnej

Stos sieciowy

Interfejs warstwy fizycznej

UOP

IP

PPP

TCP

Rys. 3. Schemat blokowy interfejsu

Komputer

z procesorem

Intel 80X lub

Motorola 68X

Interfejs

klawiatury

Interfejs

do komputera

Arbiter

pamiêci

Sterownik

pamiêci

Pamiêæ

RAM 10 kB

Wyjœcie kodu

szeregowego

Interfejs

warstwy

fizycznej_

_ po³¹czenie

z mediami

transportowymi

128 x 32

Modu³

LCD

Sterownik

LCD

S-7600A iChip

opcjonalnie

Rys. 2. Rozmieszczenie koñcówek

INFORMACJA O PODZESPO£ACH

Opis dzia³ania

Uk³ad scalony iChip oznaczony S-7600A – pierwszy w pe³-

ni krzemowy stos TCP/IP _ umo¿liwia po³¹czenie z interne-

tem ka¿dego sterownika mikroprocesorowego.

Opracowany we wspó³pracy z iReady Corporation, nowy

uk³ad scalony iChip jest przeznaczony do stosowania w te-

lefonach komórkowych, notesach elektronicznych, elek-

tronicznych asystentach, cyfrowych kamerach i pagerach.

Wkrótce znajdzie drogê do wielu dalszych zastosowañ, od

samochodów i urz¹dzeñ elektrycznych, do automatów

sprzedaj¹cych oraz inteligentnych zabawek.

iChip jest kompletnym rozwi¹zaniem do wszelkich urz¹dzeñ

wymagaj¹cych po³¹czeñ sieciowych. To znaczy, ¿e konstruk-

torzy i producenci sprzêtu mog¹ ³atwo i szybko dodaæ

funkcje przeszukiwania przestrzeni internetowej, wysy³ania

poczty elektronicznej (e-mail) i inne cechy sieciowe do

urz¹dzeñ i ich zespo³ów wykorzystuj¹cych TCP/IP jako

protoko³ transmisyjny.

Uk³ad scalony iChip, wytworzony w procesie CMOS, zawie-

ra stos protoko³u TCP/IP który pracuje jako akcelerator

miêdzy procesorem a sieci¹ u¿ywaj¹c¹ protoko³u TCP/IP.

Jest to sprzêtowe rozwi¹zanie prowadz¹ce do wielkiej

szybkoœci po³¹czeñ przy ma³ym poborze mocy. Pracuje

z ma³¹ czêstotliwoœci¹, tylko 256 kHz (typowa szybkoœæ wy-

bierania) i zu¿ywa zaledwie 1,5 mW przy zasilaniu 3 V, co

jest idealne do zastosowañ bateryjnych. To jest niewielka

czêœc tej energii, która jest wymagana przez tradycyjny

komputer pracuj¹cy z protoko³em TCP/IP. Co wiêcej, uk³ad

iChip jest sprzedawany za niewielk¹ czêœæ kosztu kompu-

tera.

S-7600A – tani uk³ad scalony otwiera szerokie mo¿liwoœci

wykorzystania po³¹czeñ internetowych, które bed¹ wbudo-

wywane wszêdzie („internet wszêdobylski”).

Cech¹ produkowanych uk³adów scalonych jest najmniejszy

mo¿liwy pobór pr¹du w celu uzyskania d³ugiego ¿ycia ba-

terii lub du¿ej sprawnoœci w przypadku urz¹dzeñ zasilanych

z sieci energetycznej.

Zastosowanie

P³yta ewaluacyjna SDK (rys. 3 i 4) zawiera interfejs szyny

danych ISA i dwa uk³ady scalone S-7600A. Pierwszy sta-

nowi interfejs do szyny danych ISA s³u¿¹cej do po³¹czenia

z komputerem, przez z³¹cze szufladowe DB9, podczas

przygotowywania programu. Drugi uk³ad jest wmontowa-

ny do uniwersalnej p³yty prototypowej (sea of holes), jego

koñcówki s¹ wyprowadzone na z³¹cze 50-koñcówkowe.

Zestaw ewaluacyjny (designers kit) z p³yt¹ SDK zawiera po-

nadto kabel modemowy DB9-DB25 ze z³¹czami szuflado-

wymi do po³¹czenia z komputerem oraz p³ytê (CD-ROM)

zawieraj¹c¹ dane techniczne, podrêcznik, dokumentacjê

p³yty SDK, oprogramowanie Ÿród³owe w jezyku C i prób-

ny program u¿ytkowy.

(cr)

Oznaczenie

We/Wy

Opis

VDD1, VDD2

_

Zasilanie dodatnie

VSS1, VSS2

_

Masa

RESETX

We

Wejœcie kasuj¹ce

TEST, TI1 to TI7

We

Wejœcie testowe (wbudowany rezystor

po³¹czony z mas¹

TO1 to TO7

Wy

Wyjœcie testowe

CLK

We

Wejœcie zegara

CTSX

We

Wejœcie zerowania przed wys³aniem danych

DSRX

We

Wejœcie gotowoœci do odbioru danych

RI

We

Wejœcie wskaŸnika dzwonienia

RXD

We

Wejœcie szeregowe danych odbieranych

DCD

We

Wejœcie wykrywania sygna³u danych

DTRX

Wy

Wyjœcie gotowoœci wys³ania danych

RTSX

Wy

¯¹danie wys³ania danych

TXD

Wy

Wyjœcie szeregowe transmisji danych

RS

We

Wejœcie wyboru rejestru

CS

We

Wejœcie wyboru uk³adu

C86

We

Wejœcie wyboru rodzaju interfejsu MPU

(tryb 68k – stan H, tryb x80 – stan L)

READX

We

tryb x80 – wejœcie ¿¹dania odczytu tryb 68k –

wejœcie udostêpniaj¹ce

PSX

We

Wejœcie wyboru interfejsu, szeregowy/równoleg³y

WRITEX

We

tryb x80 – wejœcie ¿¹dania zapisu tryb 68k –

wejœcie wyboru odczyt/zapis

INTCTRL

We

Wejœcie wyboru rodzaju sterownika – INT1/INT2

INT1

Wy

Wyjœcie przerwania (stan aktywny – wysoki)

z S-7600A do MPU

INT2X

Wy

Wyjœcie przerwania (stan aktywny – niski)

z S-7600A do MPU

BUSYX

Wy

WskaŸnik zajêcia wyjœcia

SD7

We/Wy

Tryb x80/68k – szyna danych Tryb szeregowy –

szeregowe wejœcie danych

SD6

We/Wy

Tryb x80/68k – szyna danych Tryb szeregowy –

szeregowe wejœcie danych

SD5

We/Wy

Tryb x80/68k – szyna danych Tryb szeregowy –

szeregowe wyjœcie danych

SD0 to SD4

We/Wy

Szyna danych

Opis koñcówek

Rys. 4. P³yta ewaluacyjna

Pe³ny schemat interfejsu mo¿na znaleŸæ na stronach WWW

pod adresami: www.radioelektronik.pl

www.seiko-usa-ecd.com/intcir/products/rtc_assp/s7600a-kit.html