K U R S
Układy programowalne, część 1
Zaczn� od (nieco) rozczarowujące-
Układy programowalne cieszą si� dułą i ciągle rosnącą
go wst�pu. Czytelnicy, kt�rzy liczą
na spektakularne pokazy mołliwości
popularnością. Elektronicy cz�sto ocierają si� o modne hasła
wsp�łczesnych układ�w PLD, tzn.
(jak choĘby PSoC czy FPGA), nieco gorzej jest z wiedzą
implementacj� w nich serwer�w sie-
ciowych, mikroprocesor�w, komplet-
o tym, co one w praktyce znaczą i jakie korzyści mołe
nych interfejs�w komunikacyjnych
z nich �wyciągnąĘ� elektronik.
czy choĘby UART-�w, nie znajdą tu
nic dla siebie. Zaczniemy znacznie
Wszystkim zainteresowanym tematyką PLD proponujemy
banalniej, bowiem naszym
�kursowym� układem programowal- ekspresowy kurs, kt�ry przez kilka kolejnych miesi�cy
nym b�dzie GAL22V10 (w wersji
b�dziemy publikowaĘ w EP. W jego trakcie pokałemy zar�wno
z interfejsem JTAG, przystosowany do
programowania w systemie), a j�zy- łatwo dost�pne (bezpłatne!) narz�dzia do realizacji projekt�w,
kiem opisu sprz�tu niemodny juł
jak i układy, oczywiście wszystko w praktyce.
dziś, ale bardzo skuteczny CUPL. Do-
piero w dalszej kolejności si�gniemy
po VHDL i �wi�ksze� układy CPLD. choĘby fakt, łe jest to standardo- Plan kursu
Zniech�ceni? Niepotrzebnie! Do- wy j�zyk HDL (traktowany na r�w- Specjalnie na potrzeby kursu po-
wodem na popularnośĘ CUPL-a jest ni z VHDL-em i Verilogiem) zaim- wstał zestaw testowy AVT-559, kt�-
plementowany w Protela DXP, a At- ry wsp�łpracuje z programatorem
mel udost�pnia kompletne środo- uniwersalnym UnISProg (AVT-560,
Motto
wisko projektowe z kompilatorem EP1/2004). Wszystkie przykładowe
Ludzie dzielą się na
i symulatorem funkcjonalnym projekty przedstawione w ramach
10 kategorii:
CUPL-a. Bardziej zaawansowanych kursu były uruchamiane i testowane
tych, którzy znają kod
Czytelnik�w zach�cam do śledzenia na tym właśnie zestawie.
binarny
opis�w IP core'�w publikowanych Kurs b�dzie si� składał z nast�-
i tych, którzy go nie znają...
w EP - tam b�dzie mołna znale�Ę pujących cz�ści:
Paweł  Pelos Dienwebel,
prawdziwie spektakularne opraco- 1. Wst�pu z opisem zestawu
www.pelos.pl
wania. AVT-559 (EP3/2004).
Rys. 1. Schemat elektryczny zestawu testowego
Elektronika Praktyczna 3/2004
91
K U R S
�klasycznego� GAL22V10 w obudo-
wie PLCC28, ale przystosowanym
do programowania w systemie. Pod-
czas kupowania układ�w do zesta-
wu naleły zwr�ciĘ uwag� na ozna-
czenie �LV� w symbolu układu.
Nadal są dost�pne w sprzedały
układy ispGAL22V10, kt�re są co
prawda kompatybilne wewn�trznie
i zewn�trznie z innymi układami
GAL22V10 w obudowie PLCC28,
ale mają wbudowany przestarzały
i praktycznie zanikający interfejs
słułący do programowania we-
wn�trznej pami�ci - Lattice ISP-
download. W układach z literami
�LV� w oznaczeniu, a takłe w isp-
GAL-ach nowej generacji (tab. 1)
zastosowano interfejs zgodny z obo-
wiązującymi obecnie standardami -
JTAG. Alternatywą dla is-
pGAL22LV10 jest ispGAL22V10AV,
kt�ry pobiera znacznie mniej prą-
du, ale - przynajmniej do ostatnich
dni lutego 2004 - jest trudny do
Fot. 2. Wygląd zmontowanego zestawu testowego
kupienia w naszym kraju.
Układy PLD zastosowane w pre-
2. Prezentacji architektur ukła- Zestaw AVT-599 zentowanym projekcie wymagają na-
d�w PLD, w tym przede wszyst- Schemat elektryczny tego zesta- pi�cia zasilającego o wartości 3,3 V.
kim GAL22V10 (EP4/2004). Wia- wu pokazano na rys. 1. Zastoso- Zakup odpowiednich stabilizator�w
domości zdobyte w tej cz�ści po- wano w nim układ PLD firmy Lat- jest rzeczą trudną, stąd decyzja
zwolą �kursowiczom� poznaĘ tice - ispGAL22LV10, kt�ry jest o zastosowaniu stabilizatora impulso-
i zrozumieĘ najwałniejsze r�łnice ścisłym odpowiednikiem wego, wykonanego na układzie Sim-
pleSwitcher firmy National Semicon-
ductor (U3). Niebagatelną zaletą sta-
Tab. 1. Dostępne obecnie wersje układów ispGAL22V10
bilizatora impulsowego jest zmini-
Oznaczenie Interfejs ISP Napięcie zasilania Najszybsze wersje Pobór prądu
malizowanie strat mocy, w związku
[V] tPD [ns] Fmax [MHz]
z czym mołna uniknąĘ konieczności
ispGAL22V10AC JTAG 1,8 2,3 455 150 �A
stosowania radiatora. Zalecany za-
ispGAL22V10AB JTAG 2,5 2,3 455 7 mA kres napi�cia zasilającego wynosi
8...12 VDC.
ispGAL22V10AV JTAG 3,3 2,3 455 7 mA
Ułytkownik zestawu ma do dys-
ispGAL22LV10 JTAG 3,3 4,0 250 130 mA
pozycji:
ispGAL22V10 LatticeISP 5,0 7,5 111 140 mA
Uwaga: układy zaznaczone na szaro można stosować w zestawie AVT-599.
pomi�dzy dost�pnymi na rynku
układami PLD i dzi�ki temu świa-
domie podejśĘ do wyboru układu
docelowego dla realizowanego
projektu.
3. Opisu j�zyka CUPL (EP5...7/
2004), kt�ry w znacznym stopniu
b�dzie oparty na przykładach, z kt�-
rymi praktykujący elektronicy
�cyfrowi� mieli okazj� si� - w nie-
co innym wykonaniu - zetknąĘ.
4. Prezentacji obsługi narz�dzi
wspomagających projektowanie:
kompilatora-symulatora WinCUPL
firmy Atmel i Protela 99SE
(EP8...12/2004).
Podane terminy mogą nieco fluk-
tuowaĘ, ale dołoł� stara�, aby ich
dotrzymaĘ.
Rys. 3. Schemat montażowy płytki drukowanej zestawu
Elektronika Praktyczna 3/2004
92
K U R S
Programator UnISProg naleły do-
WYKAZ ELEMENTÓW
łączyĘ do płytki ewaluacyjnej za
Rezystory
pomocą kabla taśmowego zako�czo-
R1, R18: 4,7k&! 0805
nego złączem ZWS10. Do tego celu
R2, R21: 330&! 0805
słuły gniazdo JP3.
R3...R17, R20: 270&! 0805
Wygląd zmontowanego zestawu
przedstawiono na fot. 2. Schemat R19: 510&! 0805
montałowy płytki drukowanej poka- R22: 1k&! 0805
zano na rys. 3. Wi�kszośĘ zastoso-
R23: 1M&! 0805
wanych element�w ma obudowy
R24: 30k&! 0805
przystosowane do montału powierz-
Kondensatory
chniowego. Są one dośĘ dułe, nie
C1...C3: 100nF 0805
powinno wi�c byĘ problemu z ich
C4: 1�F 0805
przylutowaniem. Pewną trudnośĘ
C5: 1000�F/25V
mołe sprawiĘ jedynie przylutowanie
C6: 470�F/16V
układu U1. Najprostszą, a przy tym
Rys. 4. Funkcje wyprowadzeń
C7: 22�F/16V
skuteczną, metodą jest przylutowa-
układu U2
Półprzewodniki
nie wyprowadze� w spos�b standar-
dowy, co wiąłe si� z powstaniem U1: 74LVC2G74
- r�czny �generator� sygnału zegaro- zwarĘ pomi�dzy nimi. Nadmiar cy- U2: ispGAL22LV10 lub
wego, wykonany na układzie U1 ny usuwamy nast�pnie za pomocą ispGAL22V10AV w obudowie
PLCC28
i przełączniku S1, miedzianej plecionki, kt�rą naleły
- generator sygnału zegarowego o re- przyłołyĘ do wyprowadze� uloko- U3: LM2574 DIP8
gulowanej cz�stotliwości (za po- wanych z jednej strony obudowy
U4: TLC555/NE551 DIP8
mocą R23) wykonany na układzie i nast�pnie ją przygrzaĘ, co spowo-
D1...D10: LED w obudowie 0805
TLC551 (U4), b�dący niskonapi�- duje wchłoni�cie cyny pomi�dzy
D11: mostek 1A/100V
ciowym odpowiednikiem standar- druciki plecionki. Efekt ko�cowy
D12: dioda Schotky ego 1A/30V
dowego 555, jest - pomimo prostoty pomysłu -
DS1, DS2: wyświetlacze LED WK
- nastawnik szesnastkowy SW1, słu- zaskakująco dobry.
13 mm
łący do zadawania czterobitowej WątpliwośĘ mołe wzbudzaĘ fakt
Różne
liczby binarnej, przylutowania układu U2 bezpośred-
L1: 330�H
- dwa jumpery (JP1 i JP2), słułące nio do płytki drukowanej. Powodem
Gn1: gniazdo zasilania DC
do podawania stan�w logicznych tego jest duła liczba dopuszczalnych
JP3: ZWS10
na wejścia układu U2 (ich zasto- przez producenta cykli kasowania
JP1, JP2, JP4: glod-pin 3x1 +
sowanie określa ułytkownik, bu- pami�ci EEPROM wbudowanej
jumpery
dując aplikacj�), w układy ispGAL22LV10 - wynosi
- 9 diod LED, ona co najmniej 10000 razy. Z pun- SW1: nastawnik HEX PT65
- dwa wyświetlacze LED 7-segmen- ktu widzenia typowych prac ewalu- S1: przełącznik Digitast
towe (w jednym wykorzystano acyjnych ływotnośĘ układ�w is-
tylko segmenty B i C). pGAL22LV10 jest wi�c praktycznie
Segmenty wyświetlaczy połączo- nieograniczona. jącego i wypływającego) 8 mA dla
no r�wnolegle z diodami LED, świe- Na rys. 4 pokazano funkcje kałdego z wyjśĘ. Wartości rezystan-
cą wi�c one jednocześnie. Łr�dło przypisane wyprowadzeniom układu cji rezystor�w ograniczających na-
sygnału taktującego (r�czne/automa- U2. Wi�kszośĘ wyjśĘ jest obciąło- t�łenie prądu płynącego przez dio-
tyczne) mołna wybraĘ za pomocą na dwoma diodami LED, co niesie dy i segmenty wyświetlaczy dobra-
zwory JP4. Sygnał zegarowy jest za sobą ryzyko przeciąłenia obwo- no w taki spos�b, aby nie przekro-
monitorowany za pomocą diody d�w wyjściowych. Producent zale- czyĘ bezpiecznego nat�łenia prądu.
LED (D10) - �1� jest sygnalizowana ca, łeby nie przekraczaĘ maksymal- W wyjątkowych sytuacjach mołna
jej świeceniem. nego nat�łenia (dla prądu wpływa- obciąłaĘ wyjścia prądami o wi�k-
szym nat�łeniu, ale naleły si�
wtedy liczyĘ ze zmianami napi�cia
na wyjściach bufor�w. Ich charak-
terystyki prądowo-napi�ciowe poka-
zano na rys. 5.
Co dalej?
Za miesiąc przedstawimy archi-
tektury układ�w PLD, ze szczeg�l-
nym uwzgl�dnieniem budowy
i mołliwości konfiguracji układ�w
GAL22V10. B�dzie to nasz drugi,
w tym cyklu, krok w stron� pozna-
nia PLD.
Rys. 5. Charakterystyki prądowo-napięciowe buforów wyjściowych
Piotr Zbysiński, EP
w układzie ispGAL22LV10 (z lewej strony dla  1 na wyjściu, z prawej
[e-mail]
strony dla  0 na wyjściu)
Elektronika Praktyczna 3/2004
93