Warszawa, dn. 6.02.13 r.

Architektura komputerów - egzamin końcowy

I. Zaznacz prawidłową odpowiedź (tylko jedna jest prawidłowa):

1. Czteroetapowe przetwarzanie potoku architektury superskalarnej drugiego stopnia dwóch niezależnych, symetrycznych strumieni o łącznej liczbie 10 instrukcji wymaga:

1. 7 cykli procesora

2. 8 cykli procesora

3. 9 cykli procesora

4. 10 cykli procesora

1. Sterowanie zewnętrzne w systemie komputerowym

1. Wymaga jednostki sterującej wewnątrz procesora

2. Było stosowane w komputerze ENIAC

3. Jest podstawową cechą architektury von Neumanna

4. Jest stosowane powszechnie w układach scalonych

1. Który warunek skoku nie jest realizowany w procesorze PowerPC:

1. Rozgałęziaj zawsze

2. Rozgałęziaj gdy warunek jest prawdziwy

3. Rozgałęziaj, gdy warunek jest fałszywy

4. Rozgałęziaj, gdy wynik obliczeń jest równy NaN

1. W procesorze superskalarnym czynnikiem determinującym efektywność paralelizmu maszynowego jest:

1. Rozmiar okna rozkazów

2. Rozmiar okna rejestrów

3. Długość rejestrów ogólnego przeznaczenia

4. Obecność rejestrów wektorowych

1. Wynikiem przesunięcia arytmetycznego w prawo o 3 bity liczby -21 jest:

1. 11111010

2. 01011111

3. 11111101

4. 11101010

1. Dostęp do danych w pamięci typu pendrive ma charakter:

1. sekwencyjny

2. bezpośredni

3. swobodny

4. skojarzeniowy

1. Adresowanie pośrednie:

1. Wymaga dwóch dostępów do pamięci

2. Jest wykorzystywane w architekturach SMP

3. Wymaga stałej długości rozkazu

4. Może być zrealizowane jako adresowanie z rejestrem podstawowym

1. W architekturze wieloprocesorowej:

1. Zapis opóźniony rozwiązuje problem spójności pamięci podręcznych.

2. W celu rozwiązania problem spójności pamięci podręcznych stosuje się dodatkowe rozwiązania sprzętowe

3. Połączenie między procesorem a pamięcią musi być realizowane poprzez magistralę.

4. Wymagana jest pamięć podręczna przynajmniej drugiego poziomu.

9. Które stwierdzenie dotyczące pamięci jest prawdziwe:

1. Większy czas dostępu oznacza większy koszt jednego bitu

2. Większa pojemność oznacza większy czas dostępu

3. Większy koszt jednego bitu oznacza mniejszą częstotliwość dostępu przez procesor

4. Większa pojemność oznacza większy koszt jednego bitu

9. Technika nie rozwiązująca problemu przetwarzania rozgałęzień warunkowych w architekturze potokowej to:

1. Bufor pętli

2. Opóźnione rozgałęzienie

3. Zwielokrotnienie strumienia

4. Pamięć podręczna śladów

9. Instrukcja rotacji w lewo służy do:

1. szybkiego mnożenia przez 2

2. szybkiego dzielenia przez 2

3. realizacji tzw. kodów cyklicznych

4. Służą do konwersji znaków w kodzie ASCII na inne kody

9. Do wykrycia podwójnego błędu dla 128 bitów danych potrzeba :

1. 7 bitów kontrolnych

2. 8 bitów kontrolnych

3. 9 bitów kontrolnych

4. 10 bitów kontrolnych

II. Zaznacz prawidłową odpowiedź (wiele prawidłowych jest możliwych):

9. Cechy charakterystyczne procesora RISC to:

1. Dwie Pamięci podręczne pierwszego poziomu - jedna na mikroprogram, druga na dane

2. Jednostka przewidywania rozgałęzień

3. Okna rejestrów

4. Hiperpotok

9. Instrukcje 3D Now!:

1. Są typu SIMD

2. Są wykorzystywane do wykonywania operacji na wektorach liczb rzeczywistych i całkowitych

3. Pozwalają na dodanie lub mnożenie dwóch liczb z tego samego rejestru

4. Wymagają dodatkowych rejestrów wektorowych

9. Stos:

1. Jest implementowany jako oddzielny zbiór rejestrów

2. Jest implementowany jako oddzielny fragment pamięci

3. Może być wykorzystany do indeksowania

4. Może być wykorzystany do wsparcia wywołań podprocedur

9. Pamięć podręczna 2. poziomu:

1. Znajduje się w rdzeniu procesora

2. Jest bezpośrednio połączona z pamięcią danych 1. poziomu

3. Służy do wprowadzania rozkazów i danych bezpośrednio do ALU

4. Zawiera mikrorozkazy

17. Instrukcja skoku warunkowego:

1. Może poważnie spowolnić pracę procesora superskalarnego

2. Nie jest implementowana w architekturach RISC

3. Może zostać wywołana tylko w ramach pierwszych 64 MB segmentu programu

4. Wymaga przynajmniej dwóch argumentów

17. Lokalność przestrzenna odniesień jest wykorzystywana:

1. poprzez utrzymywanie ostatnio używanych rozkazów i danych w pamięci podręcznej

2. poprzez stosowanie hierarchicznych struktur pamięci podręcznej

3. poprzez posługiwanie się większymi blokami pamięci podręcznej

4. poprzez wbudowanie do pamięci podręcznej bloków wstępnego pobierania

17. Segmentacja:

1. Jest metodą podziału programu w pamięci na bloki funkcjonalne

2. Jest widoczna dla programisty

3. Wymaga specjalizowanych rejestrów

4. Wymaga TLB

17. Architektury z niejednorodnym dostępem do pamięci:

1. Zawierają wiele procesorów

2. Dysponują jednolitą pod względem logicznym pamięcią główną i podręczną

3. Mogą być równoważne klastrom obliczeniowym

4. Wymagają wsparcia systemu operacyjnego

17. Do przyspieszania komunikacji z urządzeniami wejścia wyjścia są stosowane:

1. Zwielokrotnione strumienie

2. Bufory pętli

3. Bezpośredni dostęp do pamięci

4. Pamięć podręczna śladów

17. Punkty kontrolne DMA:

1. Są wykorzystywane podczas tzw. "kradzieży cyklu"

2. Wymuszają zatrzymanie pracy procesora

3. Wymagają zapisu kontekstu programu wykonywanego dotychczas

4. Generują przerwanie

17. Zwiększenie dokładności obliczeń na liczbach rzeczywistych obejmuje w IEEE 754:

1. Bity zabezpieczenia

2. Formaty rozszerzone dla liczb pojedynczej i podwójnej precyzji

3. Zaokrąglanie w kierunku NaN

4. Zmianę podstawy liczby

17. Sterowanie mikroprogramowalne:

1. Służy do zarządzania pamięcią sterującą danych i rozkazów

2. Obejmuje sterowanie rozgałęzieniami

3. Wymaga dostępu do pamięci podręcznej

4. Wymaga układowej jednostki sterującej w procesorze

17. Obsługa przerwań przez procesor:

1. Dotyczy tylko przerwań niemaskowalnych

2. Jest możliwa po otrzymaniu odpowiedniego sygnału na wejście INTR

3. Wykorzystuje tablicę wektorów przerwań

4. Może wykorzystywać rejestr XER

26. Komputery główne:

1. Charakteryzują się wielopoziomową pamięcią podręczną

2. Wykorzystują strukturę magistrali do komunikacji między procesorami

3. Są sterowane przez system operacyjny ogólnego przeznaczenia

4. Są przykładem architektury o równoległym przetwarzaniu symetrycznym

26. Zależności proceduralne:

1. Mogą powodować opóźnienia w wykonaniu potoku

2. Są związane z rozkazami o zmiennej długości

3. Nie stanowią problemu w przypadku jednostek jednoprocesorowych

4. Są związane z rozkazami skoków

26. Identyfikacja urządzeń we-wy odbywa się poprzez:

1. Wiele linii przerwań

2. Odpytywana za pomocą oprogramowania

3. Odpytywania za pomocą sprzętu

4. Arbitraż za pomocą magistrali

26. Procesor PowerPC:

1. Ma wszystkie rozkazy o takiej samej długości

2. Jeśli wykonuje operacje arytmetyki zmiennopozycyjnej, używa wyłącznie adresowania rejestrowego

3. Ma wszystkie rozkazy tego samego formatu.

4. Wyposażony jest w pamięć podręczną trzeciego poziomu

26. Pamięć ROM

1. Jest wykorzystywana do przechowywania programów typu firmware

2. Zawiera dane nieulotne

3. Wykorzystuje bramki z jednym tranzystorem w każdej komórce

4. Wymaga dekoderów linii adresowych.

26. Architektura superskalarna:

1. Wymaga wielu jednostek arytmetyczno-logicznych wykonujących rozkazy

2. Wymaga podziału cyklu rozkazowego na dużą liczbę etapów

3. Wykorzystuje przemianowywanie rejestrów w celu rozwiązywania problemów zależności danych

4. Wymaga jednostki przewidywania rozgałęzień (BPU)

26. Słowo stanu programu może zawierać informacje na temat:

1. Poziomu uprzywilejowania wejścia-wyjścia

2. Stanu zera

3. Zezwolenia na przerwania

4. Adresowania słowa w nieodpowiednich granicach

III. Pytania otwarte:

1.Jeśli ostatnią operacją w komputerze o słowie 8-bitowym było dodawanie, w którym dwoma argumentami były

1. 116 i 12,

2. -1 i 1

to jaka jest wartość następujących flag: przeniesienie, zero, przepełnienie, znak, parzystość (4 p.)

2. Wyrazić liczbę -1/256 w 32-bitowym formacie zmiennopozycyjnym IEEE 754 (3 p.)

3. Zamienić następujące wyrażenia odwrotnej notacji polskiej na notację wrostkową:

1. ABCDE+**/,

2. ABCDE +F/+G-H/*+,

3. AB/CD/+.

^(3p.)

4. Dany jest dysk twardy o czasie przeszukiwania równym 4 ms, prędkości obrotowej 7200 obr/min, 512-bajtowymi sektorami oraz 500 sektorami na ścieżce. Chcemy przeczytać 2500 sektorów. Obliczyć, ile czasu będzie zajmował odczyt wszystkich danych w zakładając, że dane na dysku są ułożone w sposób maksymalnie zwarty. Podać wartość opóźnienia obrotowego oraz czas odczytu wszystkich sektorów na ścieżce. (3 p.)

5. W komórce pamięci znajduje się 8-bitowa liczba -79. Została ona zapisana do zmiennej przechowującej znaki (np. char), zmiennej przechowującej liczby całkowite 16-bitowe, zmiennej przechowującej liczby naturalne 8-bitowe oraz zmiennej przechowującej liczby całkowite 4-bitowe. Jakie wartości będą przechowywać poszczególne zmienne? Odpowiedzi uzasadnić. (4 p.)

6. Pamięć podręczna sekcyjno-skojarzeniowa składa się z 32 wierszy podzielonych na 4- wierszowe sekcje. Pamięć główna zawiera 4K bloków po 64 słów każdy. Jaki format mają adresy pamięci głównej? (3 p.)

7. Procesor wykonuje następujący kod przedstawiony w języku symbolicznym:

MOVE R3, R7 /*R3 = (R7)*/

LOAD R8, (R3) /*R8 = pamięć (R3) */

ADD R3, R3, 4 /* R3 = (R3) + 4 */

LOAD R9, (R3) /* R9 = pamięć (R3) */

BLE R8, R9, L3 /* rozgałęziaj, jeśli (R9) > (R8) */

Znajdź w nim zależności zapis-zapis, odczyt-zapis i zapis-odczyt. (3 p.)