2aut12, POLITECHNIKA WARSZAWSKA


POLITECHNIKA WARSZAWSKA

WYDZIAŁ TRANSPORTU

LABORATORIUM PODSTAW AUTOMATYKI

S P R A W O Z D A N I E

ĆWICZENIE NR 2

ELEMENTY LOGICZNE

Zespół nr 2

Grupa

Semestr

  1. Mirosław Białek

  2. Dariusz Koliński

  3. Marek Modrzejewski

  4. Adam Wasilewski

SRK

V

Data wykonania ćwiczenia

Data oddania sprawozdania

21.10.2000

01.12.2000

ELEMENTY LOGICZNE

I . Cel ćwiczenia

1. Realizacja diodowa funkcji logicznych

Na podstawie analizy pracy badanych układów zbudowanych zgodnie ze

schematami , należało określić :

a) jaką funkcję logiczną realizuje badany układ

b) określenie wartości opornika jakie powinny być używane do budowy

układów podobnego typu

c) jakie funkcje logiczne będą realizowały badane układy w przypadku

-- zmiany napięć zasilania i wejścia

-- po zmianie konwencji napięciowo logicznej na przeciwną.

2. Realizacja tranzystorowa funkcji logicznych

a) Na podstawie przeprowadzonego badania funktora NOT , należało

określić optymalny zestaw oporników dla badanego układu

II Wykonanie ćwiczenia

Realizacja diodowa funkcji logicznych.

0x08 graphic
0x08 graphic
0x08 graphic
0x08 graphic
0x08 graphic
1) Połączono układ zgodnie z podanym schematem

0x08 graphic
A

0x08 graphic

B R

0x08 graphic
0

Dobrano dwie wartości oporników 470  , i 220k kierując się kryterium, że

największe rozbieżności w działaniu układu występują dla najbardziej różnych

wartości użytych oporników. Dokonano pomiarów napięcia na wyjściu układu

przy różnych stanach jego wejść, dla R1 = 470 i R2 = 220k

Wyniki zapisano w tabeli:

UA [V]

UB [V]

UR1 [V]

UR2 [ V]

A

B

X

470

220k

0

0

0

0

0

0

0

5,3

5,3

0

-6

2,7

4,8

0

1

1

-6

0

2,9

5,1

1

0

1

-6

-6

2,9

5,1

1

1

1

3,3

5,3

Przyjęto, że dla wejść układu stan niski „0” = 0 V

stan wysoki „ 1” = 2,7 V dla R = 470 

lub = 4,8 V dla R = 220 k

W związku z uzyskaniem dużo niższych napięć na wyjściu układu dla R1 dokonano pomiaru napięć zasilania układu :

dla R1= 470  Uzas ”1-1” = 3,3 V

dla R2 = 220k  Uzas ”1-1” = 5,3 V

Wnioski :

  1. Przyjęto, że stanowi „1” odpowiada napięcie -6 V, a stanowi „0” odpowiada napięcie 0 V.

  2. Na podstawie wyników pomiarów i przyjetej konwencji napięciowo logicznej możemy powiedzieć, że badany układ realizuje funkcję sumy logicznej „ OR”. Równanie ma postać:

X = A + B

  1. Rezystor 470  powoduje, że układ pobiera większy prąd ze żródła co jest powodem znacznie większych spadków na rezystancji wewnętrznej żródła. Dlatego w układach tego typu powinno się dążyć do stosowania możliwie dużych wartości rezystorów.

  2. Na podstawie napięć wyjściowych dla stanów A=1 B=0 oraz A=0 B=1 można powiedzieć, że diody zastosowane w ukladzie mają różne parametry.

  3. Jeżeli dokonalibyśmy zmiany polaryzacji napięć wejściowych diody będą spolaryzowane zaporowo i układ nie będzie działał ani pod względem logicznym , a pod względem elektrycznym w obwodzie pojawiłyby się bardzo małe prądy wsteczne diód..

  4. Jeżeli dokonalibyśmy zmiany konwencji napięciowo logicznej tzn. że stanowi „0” odpowiada napięcie -6 V, a stanowi „1” odpowiada napięcie 0 V to układ realizowałby funkcję iloczynu logicznego „ AND ” Równanie funkcji ma postać :

X = A* B

2) Połączono drugi układ zgodnie ze schematem.

0x08 graphic

0x08 graphic

R

0x08 graphic

0x08 graphic
0x08 graphic
0x08 graphic
A

0x08 graphic
0x08 graphic
B

0x08 graphic
0x08 graphic
0x08 graphic
0

Dokonano pomiarów napięcia na wyjściu układu przy rożnych stanach jego

wejść.

Wyniki zapisano w tabeli:

UA [V]

UB

UR1

UR2

A

B

X

470 

220 k

0

0

0,4

0,1

0

0

0

3,0

3,8

0

-3

0,4

0,1

0

1

0

-3

0

0,7

0,4

1

0

0

-3

-3

3,8

3,8

1

1

1

3,8

3,8

Pomierzono również wartość napięcia zasilania dla stanów największego obciążenia

Wnioski:

  1. Przyjęto, że stanowi „1” odpowiada napięcie -3 V, a stanowi „0” odpowiada napięcie od -1 V do 0V, a napięcie zasilające Uz wynosi -3V.

  2. Na podstawie wyników badania oraz przyjętej konwencji napięciowo logicznej stwierdzamy, że badany układ realizuje funkcję koniunkcji - iloczynu logicznego, czyli „AND”; równanie funkcji : X = A * B

  3. Podobnie jak w punkcie 1) dla stanów A=1 B=0 oraz A=0 B=1 można powiedzieć, że diody zastosowane w ukladzie mają różne parametry

  4. Wartość stanu „0” zależy od wartości dzielnika napięć zbudowanego z rezystora R i rezystancji złącza w kierunku przewodzenia diody przewodzącej.

  5. Jeżeli dokonalibyśmy zmiany polaryzacji na przeciwną napięcia zasilającego Uz oraz napięć wejściowych Ua i Ub diody będą spolaryzowane zaporowo i układ nie będzie działał ani pod względem logicznym , a woltomierz wskazywał będzie napięcie zasilające niezależnie od stanu wejść .

  6. Jeżeli dokonalibyśmy zmiany konwencji napięciowo logicznej tzn. że stanowi „0” odpowiada napięcie -3V, a stanowi „1” odpowiada napięcie od -1V do 0V to układ realizowałby funkcję sumy logicznej „ OR ” Równanie funkcji miałoby postać :

X = A + B

3. Realizacja tranzystorowa funkcji logicznych

  1. Badanie funktora NOT (negacji )

Połączono układ według schematu , na wykresie naszkicowano żądaną charakterystykę Ux = f ( Ua ) .

Założyliśmy, że:
wartość logiczna dla 1 to -9V, dla 0 to 0V

przedział zera logicznego to ( 0V , -3V]

przedział jedynki logicznej to [ -3 V , -9V )

Zmieniając kilkakrotnie wartości oporników Ra , Rb , Rc , określiliśmy optymalny

zestaw oporników z istniejących na tablicy:

dla Ra = 12 k

dla Rb = 4,7 k

dla Rc = 1 k

Wyniki zamieszczono w tabeli:

Lp.

Ua

V

0

0,5

1

1,5

2

2,5

3

3,5

4

4,5

5

Ra

Rb

Rc

1

Ux

V

9

9

9

0,3

0

0

0

0

0

0

0

12K

12K

12K

2

Ux

V

9

9

9

9

99

8,5

5,5

0,3

0,1

0

0

39

12k

12k

3

Ux

V

9

9

9

9

9

6,9

6,1

0

0

0

0

12k

3,7k

12k

4

Ux

V

9

9

9

9

9

8,7

7,1

4,4

1,4

0,1

0

12k

3,7k

1k

5

Ux

V

9

9

9

9

9

8,2

5,5

2,6

0,2

0,1

0

12k

4,7k

1k

6

Ux

V

9

9

9

9

8,5

6,5

3,5

0,5

0,1

0

0

Wnioski:

  1. Zastosowanie tranzystora pozwala uzyskać zanegowanie napięć wejściowych.

  2. Przed rozpoczeciem pomiarów założyliśmy, że :

  1. W pierwszym układzie zastosowaliśmy rezystory o jednakowej oporności równej 12k Po dokonaniu pomiarów stwierdziliśmy, że strefa stau wysokiego („1”) na wyjściu jest zbyt wąska ( zaledwie 1/3 zakładanej szerokości ).

  2. Aby powiększyć strefę stanu „1” należało zmniejszyć prąd bazy tranzystora co pstanowiliśmy uzyskać zwiększając wartość rezystora Ra =39k w obwodzie bazy tranzystora.Efektem tej zmiany było przesunięcie charakterystyki, ale zbyt małe w stosunku do oczekiwań jednocześnie nastąpił znaczny wzrost szerokości strefy przełączeń.

  3. Rezystor Ra zmieniliśmy na 12k jak na początku. Druga mozliwością zmniejszenia prądu bazy było zmniejszenie wartości rezystora Rb w obwodzie bazy. Zastosowaliśmy rezystor 3,7k strefa stanu „1” miała już 2,5V, strefa zmiany stanu była bardzo wąska , ale nie przechodziła przez punkt (3,3).

  4. Z tego względu zmniejszyliśmy wartość rezystora Rc na 1k i wykonaliśmy pomiary.Strefa zmiany stanu zwiększyła się znacznie , ale jednocześnie zwiększył się się zakres „1”. Aby skrócić strefe przełanczania zwiększyliśmy wartość rezystora Rb do 4,7 k .

  5. Po wykonaniu pomiarów okzało się, że dwa z trzech założeń są spełnione stefy „1” i zmiany stanu są zadawalające , ale charakterystyka nie przechodzi przez punkt (3,3).

  6. Z tego względu zmniejszyliśmy wartość rezystora Rb na 5,17k i wykonaliśmy pomiary. Carakterystyka przeszła bardzo blisko punktu (3,3). Strefa zmiany stanu nie zmieniła się , ale jednocześnie niewiele ( o 0,5V ) zmniejszył się waski z założenia zakres „1”. Efekt tej zminay powodowałby zmniejszenie odporności układu na zakłócenia w zakresie „1” na wejściu.

  7. Dokonując zmian wartości rezystorów dążyliśmy do spełnienia założeń wymienionych w p.2. Jednoczesne ich spełnienie okazało się niemożliwe przy pomocy odstepnych elenentów na tablicy. Najkożystniejszy przebieg ma carakterystyka nr 5 mimo, że nie przechodzi przez wybrany punkt (3,3).

2.2 Badanie funktorów NOR i NAND.

0x08 graphic

V

V

0x01 graphic

0x01 graphic



Wyszukiwarka

Podobne podstrony:
A2-3, Przodki IL PW Inżynieria Lądowa budownictwo Politechnika Warszawska, Semestr 4, Inżynieria kom
slajdy TIOB W27 B montaz obnizone temperatury, Przodki IL PW Inżynieria Lądowa budownictwo Politechn
Politechnika Warszawska
test z wydymałki, Przodki IL PW Inżynieria Lądowa budownictwo Politechnika Warszawska, Semestr 4, Wy
zagrożenia bhp przy robotach, Politechnika Warszawska, Organizacja Placu Budowy, Wykład
OPIS DROGI, Przodki IL PW Inżynieria Lądowa budownictwo Politechnika Warszawska, Semestr 4, Inżynier
EPS semestr VI, Politechnika Warszawska Wydział Transportu, Semestr VII, Eksploatacja Pojazdów Samoc
Irek, Przodki IL PW Inżynieria Lądowa budownictwo Politechnika Warszawska, Semestr 4, Inżynieria kom
spr3asia, Przodki IL PW Inżynieria Lądowa budownictwo Politechnika Warszawska, Semestr 4, Wytrzymało
Politechnika Warszawska
Politechnika Warszawska
Politechnika Warszawska moje woiągi, IŚ Tokarzewski 27.06.2016, IV semestr ISiW, Inne
spr 24, Budownictwo Politechnika Warszawska, Semestr III, III Semestr, Przodki 3 sem, od justyny, 3

więcej podobnych podstron