Flipflop Timer

background image

HALBLEITERHEFT2000

74

Elektor

7-8/2000

man einen Abgleichbereich von

±15 mV am Ausgang. Die Off-

setkorrektur sollte nur eingesetzt werden, wenn sie nötig ist
und die Quellimpedanz an Pin 1 weniger als 10

Ω beträgt.

Die Eingangsimpedanz des INA146 wird durch das interne
Widerstandsnetzwerk bestimmt und beträgt ungefähr 100 k

Ω.

Die Quellimpedanzen an den beiden Eingängen sollten zugun-

sten einer guten Gleichtaktunterdrückung möglichst gleich
sein. Schon ein Unterschied von 12

Ω macht sich in einer um

etwa 8 dB reduzierten Gleichtaktunterdrückung bemerkbar.
Der INA146 kann an Quellimpedanzen bis 800

Ω eingesetzt

werden.

(004053)rg

Von Jürgen Graßmann

Für den hier vorgestellten Timer wird ein CMOS-Dekaden-
zähler 4017 verwendet, der in der Schaltung folgendermaßen
funktioniert:
Sobald Taster S1 betätigt wird, entlädt sich der Elko C1 über
R2. Nach dem Loslassen entsteht ein positiver Impuls am Takt-
eingang von IC1. Dadurch wechselt der Ausgangszustand am
Ausgang Q1 auf High (Betriebsspannung). Dadurch fließt
Strom über R4 und D2, so dass die LED leuchtet. Gleichzeitig
lädt sich der Elko C2 über P1 und R5 auf. Die Ladezeit lässt
sich mit P1 im Bereich zwischen 5 Sekunden und 7 Minuten
einstellen. Sobald sich der Kondensator auf etwa die halbe
Betriebsspannung aufgeladen hat, wird das IC über Pin 15
zurückgesetzt. Der Ausgang Q1 geht wieder auf Low (Masse),
so dass die LED ausgeht. Kondensator C2 entlädt sich nun
sehr schnell über R3 und D1. Der zurückgesetzte Zustand
bleibt stabil, bis Taster S1 wieder betätigt wird.
Die Stromaufnahme im zurückgesetzten Zustand beträgt nur
einige Mikroampere. Bei aktiviertem Ausgang sind es etwa 8
mA (hauptsächlich durch den LED-Strom). Wenn der Zähler
beim Einschalten in einen anderen Zustand gerät, muss man
den Taster so oft betätigen, bis die LED ausgeht. Wenn man
C2 so anordnet wie gestrichelt gezeichnet, erfolgt ein Reset
beim Einschalten automatisch. Ein kleiner Nachteil ist dann
aber, dass Störungen seitens der Betriebsspannung die
Genauigkeit des Timers beeinflussen können.

004002e

R5

47k

R3

470

5 M

P1

R4

1k

R1

33k

R2

4k7

C1

4µ7

16V

C2

100µ

16V

D1

1N4148

CTRDIV10/

IC1

CT=0

CT5

4017

DEC

14

13

15

12

11

10

4

9

6

5

1

7

3

2

&

+

0

1

2

3

4

5

6

7

8

9

S1

D2

5...12V

004002 - 11

12V/1V5

0V

5V

8mA

16

8

Q

Flipflop-Timer

063

Schaltnetzteile werden in elektronischen Systemen eingesetzt,
um mit möglichst hohem Wirkungsgrad Spannungen auf höhe-
res (Step-up) oder niedrigeres Niveau (Step-down) zu bringen.
Verglichen mit stetig arbeitenden Reglern setzen Schaltnetzteile
prinzipiell weniger Verlustleistung in Wärme um, der Wir-
kungsgrad ist entsprechend höher. Daneben bieten sie über-
all dort einen zusätzlichen Vorteil, wo es auf möglichst kom-
pakte Bauweise ankommt. Wegen der geringeren Wärmeent-
wicklung fallen Kühlkörper weniger voluminös aus, was auch
dem Gewicht des Gerätes oder Systems zugute kommt.
Der Aufbau von Schaltnetzteilen wird durch spezielle inte-
grierte Halbleiterschaltungen beträchtlich vereinfacht. Ein
Beispiel ist der integrierte Step-down-Converter MAX639
von Maxim. Er liefert normalerweise eine feste Ausgangs-
spannung von +5 V bei Eingangsspannungen zwischen

MAX639

MAXIM

IC1

SHDN

VOUT

GND

VFB

LBI

LX

V+

4

5

6

8

1

7

3

D1

1N5817

L1

100µH

R3

R4

C1

100µ

C2

100µ

4V0...11V6

MAX640

MAX653

004061 - 11

16V

16V

Schaltender Step-Down-Converter

064


Wyszukiwarka

Podobne podstrony:
506k timer ne555 regulator pwm
Timer on off
TIMER
Programator czasowy (tajmer, timer) instrukcja PL
Timer uniwersalny układ testowany UWC Plytka
Timer uniwersalny układ testowany UWC Opis
[PIC] 230V Ceiling Fan Timer, 105318 Fan Timer PCB
Timer 8051, Politechnika Lubelska, Studia, semestr 5, Sem V, Nowy folder
vb5.1 stoper timer
Timer
vb5.1a stoper timer
cw 4 Timer
Lab03 Timer
miniaturowy timer z układem LM3915
FlipFlops
506k timer ne555 regulator pwm
Timer długich czasów
C DOCUME~1 Adam USTAWI~1 Temp plugtmp plugin timer ne555 wlacznik czasowy

więcej podobnych podstron