Układy Logiczne Lab 1


UNIWERSYTET ZIELONOGÓRSKI
INSTYTUT INFORMATYKI I ELEKTROTECHNIKI
ZAKAAD INŻYNIERII KOMPUTEROWEJ
Przygotował: mgr inż. Remigiusz Wiśniewski
LABORATORIUM 1: ZAPOZNANIE Z SYMULATOREM UKAADÓW
CYFROWYCH ACTIVE-HDL
Zad. 1. Zamodelować i przeprowadzić symulację bramki AND w środowisku Active-HDL:
1. Uruchomić symulator Acitve-HDL.
2. Utworzyć projekt:
" Wybrać New Design i zaznaczyć opcję Create empty design.
" W następnym oknie pole Block Diagram Configuration ustawić na Schematic. Pola
Synthesis tool oraz Implementation tool pozostawić puste.
" Kolejny krok to nazwa tworzonego projektu. Wpisać np. bramka_and a następnie
zakończyć działanie Wizarda.
3. Zamodelować bramkę z wykorzystaniem edytora Block Diagram Editor:
" Wybrać opcję New-> Block Diagram, następnie postępować zgodnie z poleceniem
Wizarda (pozostawiając opcje Add generated files to design oraz EDIF jako plik
wynikowy BDE. Wybrać dowolną nazwę dla nowo tworzonego pliku BDE (np.
bramka_and). Pola w oknie New Ports pozostawić puste).
" Będąc w oknie edycyjnym utworzonego schematu wybrać ikonę Show Symbols
Toolbox z paska narzędzi (toolbar) edytora. Po prawej stronie powinno pojawić się
okno Symblos Toolbox. Rozwinąć Build-in symbols i przenieść symbol bramki AND2
na schemat
" Wybrać Input Terminal z paska narzędzi i utworzyć dwa porty wejściowe na siatce
edytora. Następnie wybrać Output Terminal i utworzyć jeden port wyjściowy.
Zmienić nazwy portów wejściowych na A i B oraz portu wyjściowego na Y. W tym
celu należy kliknąć prawym przyciskiem myszki na port i wybrać opcję Properties.
" Wybrać Wire z paska narzędzi i połączyć wszystkie porty z symbolem bramki.
" Zapisać schemat (File-> Save).
4. Skompilować i przygotować projekt do symulacji
" Po lewej stronie w oknie Design Browser wybrać zakładkę Files a następnie kliknąć
na plik utworzony w BDE (np. bramka_and.bde). Po rozwinięciu drzewa widoczny
jest plik bramka_and.edn (schemat przetłumaczony na plik EDIF) oraz jednostka
bramka_andi (z ikoną z literą D).
" Zaznaczyć jednostkę bramka_and i wybrać prawym przyciskiem myszy opcję Set as
Top Level.
5. Przeprowadzić symulację zamodelowanej bramki
" Wybrać opcję File-> New ->Waveform. Pojawi się okno symulatora.
" Zaznaczyć zakładkę Structure w Design Browser. Pojawi się struktura projektu.
Wybrać element bramka_and i przeciągnąć go do okna symulatora. W oknie
symulatora powinny pojawić się (na razie) puste przebiegi sygnałów dla portów A, B
oraz Y
" Kliknąć prawym przyciskiem myszki na sygnale A i wybrać Stimulators Zdefiniować
wartości jakie mają być podawane na port A. Przykładowo Wybrać Formula i wpisać
następujące przebiegi:
1) 0 po 0 ns,
2) 1 po 50 ns,
3) 0 po 100 ns.
Podobnie należy zdefiniować wymuszenia dla portu B, pamiętając aby wartości się nie
pokrywały z danymi wprowadzonymi dla portu A.
Przykład:
1) 0 po 0 ns,
2) 1 po 75 ns,
3) 0 po 150 ns.
" Wybrać opcję Run Until z paska narzędzi (lub menu Simulation) i wprowadzić czas
symulacji (np. 200 ns).
" Wybrać opcję Restart Simulation i wprowadzić wartość 25 ns w oknie obok przycisku
Run For. Używając opcji Run For przełączać się pomiędzy oknami wykresu
symulacji i edytora schematów.  w edytorze schematów pokazane będą aktualne
wartości poszczególnych sygnałów.


Wyszukiwarka

Podobne podstrony:
Układy Logiczne Lab 8,9
Układy Logiczne Lab 3
Układy Logiczne Lab 13
Układy Logiczne Lab 2
Układy Logiczne Lab 4
Układy Logiczne Lab 5,6
Układy Logiczne Lab 7
Układy Logiczne Lab 10 12
UKŁADY LOGICZNE
uklady logiczne
07 Podstawowe uklady logiczne (2)
11 PEiM Układy logiczne doc
Układy napędowe lab 14 15 ver3
układy logiczne (komparatory itp)
Wykład 4 Automaty, algebry i cyfrowe układy logiczne

więcej podobnych podstron