1

Lista zadań do poszczególnych tematów ćwiczeń.
MIERNICTWO ELEKTRYCZNE I ELEKTRONICZNE ćw. 15h
Studia stacjonarne I stopnia, rok II, 2010/2011
Prowadzący wykład: Prof. dr hab. inż. Edward Layer

Tematyka wykładu:

•

Kody: wagowe, naturalny dwójkowy, BCD, 8-kowy, 16-tkowy, Gray’a

•

Arytmetyka kodów

•

Funkcje logiczne - minimalizacja

•

Bramki, budowa i zasada ich działania

•

Zastosowanie bramek w realizacji funkcji logicznych

•

Metody upraszczania funkcji

•

Kodery, dekodery, sumatory, układy odejmowania, wyświetlacze

•

Przetworniki A/C i C/A

•

Cyfrowe i analogowe multipleksery i demultipleksery

•

Układy arytmetyczno-logiczne

•

Matryce PLA

•

Przerzutniki, liczniki synchroniczne i asynchroniczne, czasomierze

•

Woltomierze całkujące i kompensacyjne

•

Pomiary napięć i prądów, czasu i częstotliwości

2

Ćw. 1: Systemy zapisu liczb, minimalizacja funkcji logicznych, konwertery kodów,
wyświetlacze.

Zadanie 1.
Dokonać konwersji liczby dziesiętnej 178,65 na liczbę zapisana w kodach: binarnym,
ósemkowym, szesnastkowym.

Zadanie 2.
Dokonać optymalnej minimalizacji funkcji logicznej o stanach F=

Σ(1,3,5,7,11,12,15).

Zaprojektować układ dla funkcji zminimalizowanej na dowolnych bramkach logicznych a
następnie tylko na bramkach typu NAND.

Zadanie 3.
Dokonać optymalnej minimalizacji funkcji logicznej o stanach
F=

Σ(0,1,3,6,7,11,12,15,16,19,20,24,25,29,30). Narysować układ dla funkcji

zminimalizowanej na dowolnych bramkach logicznych a następnie tylko na bramkach
typu NAND.

Zadanie 4.
Zrealizować konwerter kodu o nazwie kod1 o wartościach (12,5,1,10,3,14) na kod2 o
wartościach (7,0,4,2,5,6). Napisać prawidłowo tabele kodów i dokonać optymalnej
minimalizacji funkcji logicznych dla odpowiednich stanów, narysować układ konwertera
na dowolnych bramkach logicznych a następnie tylko na bramkach typu NAND.

Zadanie 5.
Zrealizować konwerter kodu (5,4,2,1) na kod Gray’a. Napisać prawidłowo tabele kodów i
dokonać optymalnej minimalizacji funkcji logicznych dla odpowiednich stanów.
Narysować układ konwertera na dowolnych bramkach logicznych.

Zadanie 6.
Zrealizować konwerter 4-ro bitowego kodu NKB na kod Gray’a. Napisać prawidłowo
tabele kodów i dokonać optymalnej minimalizacji funkcji logicznych dla odpowiednich
stanów. Narysować układ konwertera tylko na bramkach NAND.

Zadanie 7.
Zrealizować na jednym wyświetlaczu siedmiosegmentowym napis EUrO2012. Napisać
prawidłowo tabele kodów oraz dokonać optymalnej minimalizacji funkcji logicznych dla
odpowiednich stanów, narysować układ sterujący z połączeniami do każdego segmentu na
dowolnych bramkach logicznych.

Zadanie 8.
Zrealizować na jednym wyświetlaczu siedmiosegmentowym napis PArASOLE na
dESZCZ. Napisać prawidłowo tabele kodów oraz dokonać optymalnej minimalizacji
funkcji logicznych dla odpowiednich stanów, narysować układ sterujący z połączeniami
do każdego segmentu na dowolnych bramkach logicznych.

3

Ćw. 2: Badanie układów przesyłu informacji (multipleksery, demultipleksery).

Zadanie 1.
Dokonać minimalizacji funkcji logicznej F(ABCD) i zaimplementować ją na mux 4/1, 8/1
i

16/1:

F=

ABC+AC+BCD

Zadanie 2.
Zrealizować na mux 4/1 funkcję

F=

Σ(0,1,3,5,9,11,12,13, 15).

Zadanie 3.
Zaimplementować funkcję logiczną F(ABCD na mux 4/1 i 8/1:

C

AB

CD

B

A

C

B

A

F

+

+

=

Zadanie 4.
Dokonać minimalizacji funkcji logicznej F(a, b, c, d) i zaimplementować ją na mux 4/1,
8/1 i 16/1:

F(a, b, c, d) =

Σ (0,1,2,3, 8, 9, 10,12, 14)

Jako wejścia adresowe przyjąć odpowiednio: ab, abc oraz abcd

Zadanie 5.
Dokonać minimalizacji funkcji logicznej F(ABCD) i zaimplementować na mux 8/1 i 4/1:

F(ABCD) =

Σ(0,2,4,7,12,14,15)

Zadanie 6.
Dokonać minimalizacji funkcji logicznej F(ABCD) i zrealizować linie przesyłową mux-
demux 16/1 i 8/1:

F(ABCD) =

Σ(1,2,3,6,10,11,13)

Zadanie 7.
Zrealizować sumator pełny stosując układ dekodera 3We (A, B C

i

)-8Wy i dodatkowe

bramki logiczne na wyjściach dla sumy i przeniesienia

4

Ćw. 3: Układy arytmetyczno-logiczne - realizacja układów dodawania i odejmowania.

Zadanie 1.
Narysować układ dodawania 2 liczb 4 bitowych na mux 4/1.

Zadanie 2.
Narysować układ odejmowania 2 liczb 3 bitowych na mux 4/1.

Zadanie 3.
Narysować układ odejmowania 2 liczb 3 bitowych na mux 8/1.

Zadanie 4.
Napisać tabele stanów dla jednobitowego sumatora pełnego.
Narysować implementacje jednobitowego sumatora pełnego na mux 4/1 oraz na mux 8/1.

Zadanie 5.
Napisać tabele stanów dla jednobitowego sumatora pełnego i półsumatora.
Narysować implementacje tych układów tylko za pomocą bramek NAND.

5

Ćw. 4. Przetworniki C/A i A/C.

Zadanie 1.
Wyznaczyć napięcie Uwy na wyjściu przetwornika C/A z rezystorami o wartościach
wagowych, gdy wejściowy kod cyfrowy ma wartość MSB(000110)LSB. Napięcie
zasilające ma wartość Uz=63[V].

Zadanie 2.
Wyznaczyć napięcie Uwy na wyjściu przetwornika C/A z rezystorami o wartościach
wagowych, gdy wejściowy kod cyfrowy ma wartość MSB(10100111)LSB. Napięcie
zasilające ma wartość Uz=255[V].

Zadanie 3.
Wyznaczyć napięcie Uwy na wyjściu przetwornika C/A z drabinką rezystorów R-2R, gdy
wejściowy kod cyfrowy ma wartość MSB(1110)LSB. Napięcie zasilające ma wartość
Uz=16[V].

Zadanie 4.
Wyznaczyć napięcie Uwy na wyjściu przetwornika C/A z drabinką rezystorów R-2R, gdy
wejściowy kod cyfrowy ma wartość MSB(0011)LSB. Napięcie zasilające ma wartość
Uz=16[V].

Zadanie 5.
Narysować schemat, odpowiednie przebiegi i omówić zasadę działania przetwornika A/C
z pojedynczym całkowaniem.

Zadanie 6.
Narysować schemat, odpowiednie przebiegi i omówić zasadę działania przetwornika A/C
z kompensacja wagową.

Zadanie 7.
Narysować schemat z dekoderem kodu temperaturowego na NKB na bramkach i omówić
zasadę działania 4-ro bitowego przetwornika A/C z bezpośrednim porównaniem
równoległym.

6

Ćw. 5. Realizacja funkcji logicznych na matrycach PLA.

Zadanie 1.
Zrealizować na matrycy PLA układ konwertera sygnału x (0 do 7) na 2x+1.

Zadanie 2.
Zrealizować na matrycy PLA układ konwertera sygnału x (0 do 5) na x+2.

Zadanie 3.
Zrealizować na matrycy PLA układ konwertera kodu BCD na kod 7421.

Zadanie 4.
Zrealizować na matrycy PLA układ konwertera kodu Gray’a na kod 2421.

Zadanie 5.
Zrealizować na matrycy PLA konwerter kodu (5,4,2,1) na kod Gray’a.

7

Ćw. 6: Liczniki synchroniczne i asynchroniczne.

Zadanie 1.
Zaprojektować i narysować układ asynchronicznego licznika modulo 16 zbudowanego z
przerzutników J-K. Narysować przebiegi na wyjściach licznika.

Zadanie 2.
Zaprojektować i narysować układ asynchronicznego licznika zliczającego stany 3-2-1-0
zbudowanego z przerzutników D. Narysować przebiegi na wyjściach licznika.

Zadanie 3.
Zaprojektować i narysować układ synchronicznego licznika modulo 10 zbudowanego z
przerzutników D.

Zadanie 4.
Zaprojektować i narysować układ synchronicznego jednokierunkowego licznika
zliczającego stany 0-2-4-6 zbudowanego z przerzutników J-K.

Zadanie 5.
Zaprojektować i narysować układ synchronicznego rewersyjnego licznika zliczającego
stany 1-2-5-7 zbudowanego z przerzutników J-K.

Zadanie 6.
Zaprojektować i narysować układ synchronicznego licznika zliczającego stany od 5 do 14
zbudowanego z przerzutników J-K.


Zadanie 7.
Zaprojektować i narysować układ asynchronicznego dzielnika częstotliwości przez 6
zbudowanego z przerzutników J-K. Narysować przebiegi na wyjściach licznika.

Zadanie 8.
Zaprojektować i narysować układ synchronicznego rewersyjnego licznika zliczającego
stany 0-1-3-5-7-8-10 zbudowanego z przerzutników J-K.

8

Ćw. 7. Cyfrowy pomiar napięcia, czasu i częstotliwości.

Zadanie 1.
Narysować i omówić działanie woltomierza cyfrowego z kompensacją wagową. Podać
istotne wzory!

Zadanie 2.
Narysować i omówić działanie woltomierza cyfrowego z kompensacją równomierną.

Zadanie 3.
Narysować i omówić działanie woltomierza cyfrowego z podwójnym całkowaniem.
Podać istotne wzory!

Zadanie 4 .
Narysować i omówić działanie cyfrowego układu do pomiaru czasu. Podać istotne wzory!

Zadanie 5 .
Narysować i omówić działanie cyfrowego układu do pomiaru częstotliwości. Podać
istotne wzory!