PODSTAWY ARCHITEKTURY KOMPUTERA

dr inż. Jacek FLOREK

Instytut Informatyki



Specjalizowany układ cyfrowy a maszyna

cyfrowa



Struktura systemu mikroprocesorowego



Bloki funkcjonalne - organizacja i

architektura

PRZETWARZANIE

INFORMACJI

Wszelkie procesy zamierzonego przetwarzania informacji

przebiegają według ustalonego algorytmu

DANE

POCZĄTKOW

WYNIKI

KOŃCOWE

PROCES

PRZETWARZANI

ALGORYTM

Przetwarzanie informacji można zrealizować dwoma sposobami:

•

Specjalizowany układ cyfrowy:

•

System mikroprocesorowy (maszyna cyfrowa):

SPECJALIZOWANY

UKŁAD CYFROWY

MASZYNA

CYFROWA

WYNIKI

PROGRAM

DANE

WYNIKI

ARCHITEKTURA MASZYNY CYFROWEJ

PAMIĘĆ

ZEWNĘTRZNA

UKŁADY WY

URZĄDZENIA

ZEWNĘTRZNE

PAMIĘĆ

OPERACYJNA

BLOK

PRZETWA-

RZANIA

STEROWANIE

UKŁADY WE

URZĄDZENIA

ZEWNĘTRZNE

MASZYNA CYFROWA

PROCESOR

JEDNOSTKA CENTRALNA

...

URZ.

ZEWN.

PROCESOR

PAMIĘC

UKŁADY

WE/WY

ZEGAR

SZYNA DANYCH

SZYNA ADRESOWA

SZYNA STEROWANIA

UŻYTKOWNIK

DANE

PROGRAMY

WYNIKI

MONITORY, DRUKARKI,

CZYTNIKI,...

SYSTEM MIKROPROCESOROWY

Centralna jednostka

przetwarzająca (CPU)

Liczba linii wyznacza

możliwości

adresowania np. liczba

linii 20 to można

zaadresować 2

komórek

Liczba linii określa

długość słowa

procesora (8, 16,

32, .... (+biyt detekcji i

korekcji błędów

)

Kilkanaście

(kilkadziesiąt) linii

Uniwersalny układ

przetwarzający

informację i

sterujący pracą

pozostałych

elementów

systemu

ORGANIZACJA SYSTEMU

Architektura klasycznego komputera (wg von Neumana)

opiera się na założeniach:

–

program wykonywany przez procesor wraz z danymi

jest umieszczony w pamięci;

–

kolejność wykonywanych rozkazów zależy od ich

umieszczenia w programie (w kolejnych komórkach

pamięci), a zmiana tej zasady może być wykonana

tylko:

•

przez program (rozkaz skoku);

•

przez system operacyjny np. wykrycie błędu;

•

przez operatora np.

reset

–

procesor odczytuje kolejne rozkazy z pamięci

wysyłając odpowiednie adresy

Każde działanie wykonywane przez system jest wynikiem

realizacji określonego programu bądź jego fragmentu

PROCESOR

PAMIĘĆ

Adres

Dane

Zapis

PROCESOR

PAMIĘĆ

Adres

Dane

Odczyt

PROCESOR

UKŁAD

WY-WE

Adres

Dane

Zapis

PROCESOR

UKŁAD

WY-WE

Adres

Dane

Odczyt

IĘ

JŚ

PRZEPŁYW DANYCH W SYSTEMIE

MIKROPROCESOROWYM

ARCHITEKTURA PROCESORA

dr inż. Jacek FLOREK

Instytut Informatyki



Schemat blokowy procesora



Rejestry



Blok arytmetyczno-logiczny (ALU)



Układ sterowania

SCHEMAT BLOKOWY PROCESORA

ALU

JEDNOSTKA

WYKONAWCZA

układ

sterowania

zó

rejestry części

wykonawczej

DANE

PROGRAM

WYNIKI

wewnętrzne

sygnały

sterujące

zewnętrzne

sygnały

sterujące

JEDNOSTKA

STERUJĄCA

Zadaniem jednostki

wykonawczej jest

wykonywanie operacji

arytmetycznych i logicznych

w zależności od

wewnętrznych sygnałów

sterujących

Jednostka sterująca z

programu dekoduje rozkaz i

na jego podstawie

generowane są wewnętrzne i

zewnętrzne sygnały sterujące

REJESTRY

dostępne

programowo

niedostępne

programowo

(na przykładzie 8 bitowego procesora 8086/8088)

FLAGS

Rejestr

znacznikó

(flagowy

Rejestry

powszechne

stosowania

Rejestry

wskaźniko

we i

indeksowe

Rejestry

segmento

Wskaźnik

rozkazów

OF - flaga nadmiaru

(przepełnienia)

DF - flaga kierunku

IF - flaga zezwolenia na

przerwanie

TF - flaga pracy krokowej

SF - flaga znaku

ZF - flaga zera

AF - flaga przeniesienia

pomocniczego

PF - flaga parzystości

CF - flaga

przeniesienia

Wskaźnik stosu

Wskaźnik bazy

Rejestr

indeksowy

przeznaczenia

Rejestr

indeksowy

źródła

Rejestr danych

Rejestr

zliczający

Rejestr bazowy

Akumulator

Rejestr

programu

Rejestr danych

Rejestr

dodatkowy

Rejestr stosu

Znaczniki

kontrolne

Znaczniki stanu

REJESTRY

Rejestr znaczników (flagowy)

- rejestr przeznaczony do przechowywania

dodatkowych cech wyniku operacji (np. znak, przekroczenie zakresu, znak

parzystości, ...) w postaci tzw. flagi (znacznika). Każdy znacznik jest bitem w

rejestrze, który wskazuje czy określony stan wystąpił. Znaczniki mogą być

wykorzystywane przez procesor lub programistę na dwa sposoby:

•

ustawienie znacznika dla zapamiętania określonego stanu po wykonaniu

rozkazu

•

testowanie znacznika celem umożliwienia decyzji o sposobie dalszego

postępowania (przetwarzania danych)

Znaczniki stanu:

–

CF - flaga przeniesienia lub pożyczki, ustawiana przy przekroczeniu zakresu

długości słowa, w którym zapisywany jest wynik (1 wystąpiło przeniesienie)

–

PF - flaga parzystości (1) wskazuje na parzystą lub nieparzystą liczbę bitów o

wartości jedynki

–

ZF - flaga zera - sygnalizująca, że wynikiem ostatnio wykonywanej operacji

jest zero

–

PF - flaga przeniesienia pomocniczego jest wykorzystywana przy działaniach

na liczbach w kodzie BCD. Ustawiana jest gdy następuje przeniesienie lub

pożyczka z najstarszego bitu pierwszej tetrady wyniku

–

SF - flaga znaku, ustawiana gdy najstarszy bit wyniku jest równy 1 (operacje

liczb ze znakiem - kod U2)

–

OF - flaga przepełnienia, sygnalizująca przekroczenie zakresu dla operacji

arytmetycznych (operacje liczb ze znakiem - kod U2)

Znaczniki kontrolne:

–

TF- znacznik pracy krokowej - ustawienie 1 pozwala na wykonanie przez

procesor po wykonaniu każdego rozkazu przerwania i przejście do

specjalnych procedur obsługi

–

IF- znacznik zezwolenia na przerwanie - ustawienie 1 powoduje odblokowanie

systemu przerwań w procesorze (0 - procesor ignoruje przerwania)

–

DF - znacznik kierunku - umożliwia realizację przetwarzania łańcuchów (ciągu

słów) przy rosnących adresach (1) lub malejących adresach (0)

REJESTRY

Rejestry ogólnego przeznaczenia

- rejestry przeznaczone do przechowywania

dowolnych danych i wykonywania operacji (arytmetycznych i logicznych), ale

jednocześnie spełniające pewne funkcje specjalne. Szczególną funkcję pełni

akumulator

Akumulator

- rejestr przeznaczony do przechowywania jednego z operandów

(argumentów) wykonywanej operacji oraz wyniku wykonywanej operacji

(czasami wynik może być umieszczany w innym rejestrze)

Rejestry segmentowe

- są rejestrami wykorzystywanymi do adresowania

pamięci operacyjnej. Rejestry te zawierają adresy początkowe segmentów

–

CS rejestr segmentowy programu wskazuje segment programu, z

którego aktualnie są pobierane kolejne rozkazy do wykonania,

–

DS rejestr segmentowy stosu wskazuje segment, w którym zapamiętane

są zmienne używane w programie,

–

ES rejestr segmentowy dodatkowy wskazuje dodatkowy segment

danych,

–

SS rejestr segmentowy stosu wskazuje segment pamięci, w którym

zdefiniowany jest stos.

Wskaźnik rozkazów

(wskaźnik instrukcji) - łącznie z rejestrem segmentowym

CS adresuje kolejne rozkazy przeznaczone do wykonania. Wskazuje adres

względem początku segmentu programu

Rejestry wskaźnikowe i indeksowe

- posiadają dwa rejestry wskaźnikowe i

dwa rejestry indeksowe.

Rejestry wskaźnikowe (SP, BP) są stosowane do adresowania danych w

obrębie wydzielonego obszaru pamięci (stosu).

Rejestry indeksowe (SI, DI) służą do adresowania danych w obszarze pamięci

zwanym segmentem danych.

Wszystkie rejestry mogą być wykorzystywane jako argumenty większości

rozkazów arytmetycznych i logicznych.

REJESTRY

Wskaźnik stosu(SP) - rejestr zawierający adres ostatniej zapełnionej komórki

stosu (wierzchołka stosu)

Stosem nazywamy wyróżniony obszar w pamięci używany wg reguł:

–

informacje zapisane są na stos do kolejnych komórek (pod kolejnymi

adresami), przy czym żadnego adresu nie wolno pominąć

–

odczytujemy informacje w kolejności odwrotnej do ich zapisu

–

informacje odczytujemy z ostatnio zapełnionej komórki, natomiast

zapisujemy do pierwszej wolnej

Czyli obowiązuje reguła LIFO - ostatni wchodzi pierwszy wychodzi

lub

Adres

Program główny

101

Instrukcja

102

Instrukcja

103

Call

Wywołanie podprogramu I

(adres 104 na stos)

1002

Instrukcja

1003

Instrukcja

1004

Call

Wywołanie podprogramu II

(adres 1005 na stos)

2001

Instrukcja

2002

Instrukcja

2003

Return

1005

Instrukcja

1006

Instrukcja

1007

Return

Powrót z podprogramu II

(do adresu 1005

odczytanego ze stosu)

104

Instrukcja

105

Instrukcja

106

Instrukcja

Powrót z podprogramu I

(do adresu 104

odczytanego ze stosu)

107

Instrukcja

stos

akumulator rejestr bazowy

rejestr

zliczający

rejestr danych

wskaźnik stosu

wskaźnik bazy

rejestr indeksowy

źródła

rejestr indeksowy

przeznaczenia

rejestr danych

rejestr dodatkowy

rejestr stosu

rejestr programu wskaźnik rozkazów

rejestr flagowy

(znaczników)

flaga parzystości

flaga przeniesienia

pomocniczego

flaga zera

flaga zezwolenia

na przerwanie

flaga nadmiaru

flaga kierunku

flaga znaku

flaga przeniesienia

Flaga (znacznik)

symbol

Flaga nadmiaru

Flaga kierunku

Flaga zezwolenia na przerwanie

Flaga znaku

Flaga zera

Flaga przeniesienia pomocniczego

Flaga parzystości

Flaga przeniesienia

BLOK ARYTMETYCZNO-LOGICZNY

Blok arytmetyczno-logiczny (ALU)

- jest uniwersalnym układem

kombinacyjnym, który realizuje operacje matematyczne i logiczne w

zależności od zaprogramowanej operacji tj. rozkazu umieszczonego w

programie.

Rozkazy mogą dotyczyć

•

operacji dwuargumentowych:

–

operacji arytmetycznych (dodawanie i odejmowanie)

–

operacji logicznych (sumowanie mnożenie, sumowanie mod 2, itp.)

•

operacji jednoargumentowych (np. negowanie bitów lub przesuwanie

zawartości rejestrów)

Argumentami rozkazów są najczęściej dwa słowa binarne, od długości

których mówi się o liczbie bitów ALU.

- A

- B

- S

- F



























)

(

)

(

)

(

)

(

)

(

)

(

)

(

)

(

)

(

)

(











































































1111

0111

1011

0011

1101

0101

1001

0001

1110

0110

1010

0010

1100

0100

1000

0000

Lp. S

- S

M=0 M=1

Sygnały sterujące

do wyboru

mikrooperacji

logicznej (M=0) lub

arytmetycznej

(M=1)

Przykład 4 bitowego ALU

SN74181

UKŁAD STEROWANIA

Często (a może najczęściej) procesor wykonuje rozkazy nie w

jednym kroku (jak np. dodawanie) ale w wielu krokach (np.

mnożenie lub dzielenie jako ciąg dodawań i przesunięć).

W tym celu potrzebny jest złożony automat sekwencyjny,

generujący odpowiednie ciągi słów podawanych na wejścia

sterujące układu ALU - układ sterowania.

Cechy takiego automatu to:

•

konieczność posiadania bardzo dużej liczby stanów

dostosowanych do wymaganej liczby wykonywanych

rozkazów;

•

konieczność zapewnienia synchronizacji pracy układu

sterowania i wykonawczego (uwzględnienie czasów

wykonywania poszczególnych operacji).

W praktyce realizowane są jako:

•

generatory sekwencyjne

•

układy mikroprogramowalne

ROZKAZY I TRYB ADRESOWANIA

dr inż. Jacek FLOREK

Instytut Informatyki



Cykl rozkazowy



Lista i format rozkazu



Tryb adresowania



Sposób prezentowania rozkazu

CYKL ROZKAZOWY PROCESORA

Realizując program, system mikroprocesorowy wykonuje pewne

powtarzające się czynności, polegające na cyklicznym pobieraniu

kodów rozkazów z pamięci i wczytywaniu ich do układu sterowania,

a następnie realizacji rozkazu

Def.1. Czas potrzebny na odczytanie kodu rozkazu z

pamięci, na pobranie argumentów, na wykonanie

rozkazu i przesłanie wyniku operacji nazywa się

cyklem rozkazowym (instrukcyjnym)

Def.1. Czas potrzebny na odczytanie kodu rozkazu z

pamięci, na pobranie argumentów, na wykonanie

rozkazu i przesłanie wyniku operacji nazywa się

cyklem rozkazowym (instrukcyjnym)

Cykl rozkazowy składa się zwykle z faz pobierania (kodu rozkazu,

pobierania argumentu) i wykonania rozkazu.

ię

POBRANIE

ROZKAZU

WYSŁANIE

ADRESU

ROZKAZU

DEKODOW

ANIE

ROZKAZU

OBLICZANIE

ADRESU

ARGUMENTU

OBLICZANIE

ADRESU

ARGUMENTU

WYKONANIE

ROZKAZU

OBLICZENIE

ADRESU

PRZEZNACZE

NIA

ZAPIS

WYNIKU

POBRANIE

ARGUMENTU

POBRANIE

ARGUMENTU

cykl pobrania

rozkazu

cykl

pobrani

argume

ntu I

cykl

pobrani

argume

ntu II

cykl zapisu wyniku

CYKL ROZKAZOWY PROCESORA

Czas trwania fazy pobierania rozkazu (pobierania argumentu)

zależy od rodzaju procesora i rodzaju rozkazu (argumentu).

Np.

Jeżeli procesor jest 8-bitowy, kod rozkazu 8-bitowy, adres

argumentu 16-bitowy to faza pobrania rozkazu składa się z trzech

cykli odczytu pamięci:

•

odczyt kodu - pobranie rozkazu

•

odczyt jednego bajtu adresu

•

odczyt drugiego bajtu adresu

Jeżeli procesor i rozkaz są 32-bitowe to wystąpi jedna faza

pobrania rozkazu

Rozpatrzmy przykład wykonania programu dodawania dwóch liczb

16-bitowych stałopozycyjnych w komputerze 16-bitowym. Pamięć

jest 16-bitowa, kod rozkazu 12-bitowy a adres 20-bitowy (kod

rozkazu i adres można zatem umieścić w 2 komórkach pamięci)

Faza pobrania:

1. adresowanie: podanie zawartości licznika rozkazów PC

(rejestru adresującego pamięć AD) na magistralę adresową

2. odczyt zaadresowanej komórki pamięci do rejestru rozkazów

(RR)

3. zwiększenie zawartości licznika rozkazów

Faza wykonania:

4. zdekodowanie kodu rozkazu i wytworzenie sygnałów

sterujących realizujących dany rozkaz

Cykl von

Neumana

w przypadku rozkazów

wielobajtowych

PC(AD)

kod

rozkazu

kod

rozkazu

kod

rozkazu

kod

rozkazu

kod

rozkazu

procesor

pamięć

MAPA PAMIĘCI

300

ładuj A

adres 841

301

adres 841

302

ładuj B

adres 915

303

adres 915

304

dodaj A+B

305

zapisz pamięć

adres 915

306

adres 915

841

915

ZAWARTOŚĆ REJ ESTRÓW PROCESORA

Pobranie kodu rozkazu
i 4 bitów adresu

Pobranie 16
bitów adresu

Odczyt
argumentu

ładuj A

300

301

302

300

301

841

ładuj A

Pobranie kodu rozkazu
i 4 bitów adresu

Pobranie 16
bitów adresu

Odczyt
argumentu

ładuj B

302

303

304

302

303

915

ładuj B

Pobranie kodu rozkazu

A
B

dodaj

304

dodaj

Pobranie kodu rozkazu
i 4 bitów adresu

Pobranie 16
bitów adresu

Odczyt
argumentu

zapisz

305

306

307

pamięć

305

306

915

zapisz

Rejestr A

Rejestr B

Licznik rozkazów

Rejestr adresujący pamięć

Rejestr rozkazów

1
6

Program składa się z 4 rozkazów (adres pierwszego rozkazu wynosi

300):

•

odczyt pierwszego argumentu z komórki o adresie 841 i zapisanie go

do rejestru A

•

odczyt drugiego argumentu z komórki o adresie 915 i zapisanie go do

rejestru B

•

dodanie obu argumentów

•

przesłanie wyniku do komórki pamięci o adresie 915

LISTA ROZKAZÓW

Def.1. Rozkazem (instrukcją maszynową) nazywamy

najprostszą operację, której wykonania programista

może zażądać od procesora

Def.1. Rozkazem (instrukcją maszynową) nazywamy

najprostszą operację, której wykonania programista

może zażądać od procesora

Def.2. Listą rozkazów nazywamy zestaw wszystkich

instrukcji maszynowych (rozkazów), jakie potrafi

wykonać dany procesor

Def.2. Listą rozkazów nazywamy zestaw wszystkich

instrukcji maszynowych (rozkazów), jakie potrafi

wykonać dany procesor

•

rozkazy przesłań

•

rozkazy arytmetyczne i logiczne

•

rozkazy sterujące (skoki, wywołania podprogramów, pętle, itp.)

•

inne (np. sterowanie pracą koprocesora, rozkazy testujące, operacje w

trybie chronionym)

Rozkazy (jak inne informacje) są przechowywane w systemie

mikroprocesorowym w postaci kodów binarnych

Adres

komórki

Zawartość

komórki

0000

1011

0001

0000

0001

0101

0000

0010

1010

0000

0011

0000

0100

0000

1111

0000

0101

0000

0110

1100

1000

0000

0111

1100

0110

0000

1000

1010

0000

1111

0000

0010

MOV CL,5

MOV A, [B2,B3]

ADD CL,A

A=A+5

OUT [B2]

rozkazy w postaci kodów binarnych

instrukcje maszynowe

instrukcje w FORTRANie

FORMAT ROZKAZÓW I TRYB

ADRESOWANIA

Def.1. Formatem rozkazu nazywamy sposób

rozmieszczenia informacji w kodzie rozkazu

Def.1. Formatem rozkazu nazywamy sposób

rozmieszczenia informacji w kodzie rozkazu

Kod rozkazu:

•

musi zawierać określenie rodzaju wykonywanej operacji (kod operacji)

- w pierwszym bajcie (bajtach) kodu rozkazu

•

może zawierać operandy i/lub adresy operandów wykonywanych

operacji

Def.2. Trybem adresowania nazywamy

sposób

określenia

miejsca przechowywania argumentów rozkazu

Def.2. Trybem adresowania nazywamy

sposób

określenia

miejsca przechowywania argumentów rozkazu

Argumenty rozkazu (dotyczy zarówno danych jak i wyników) mogą być

przechowywane w:

•

rejestrach

•

pamięci

•

kodzie rozkazu

Rozróżniamy następujące tryby

adresowania

•

adresowanie natychmiastowe

•

adresowanie bezpośrednie

•

adresowanie rejestrowe

•

adresowanie pośrednie

•

adresowanie indeksowe z

przemieszczeniem

TRYB ADRESOWANIA

Def.Przy

adresowaniu natychmiastowym

argument

rozkazu zawarty jest w kodzie rozkazu

Def.Przy

adresowaniu natychmiastowym

argument

rozkazu zawarty jest w kodzie rozkazu

Oznacza to, że w zasadzie nie jest to adresowanie w

zwykłym sensie. Argument jest umieszczany w kodzie

rozkazu, więc musi być on znany w momencie pisania

programu.

Kod rozkazu

Kod operacji

Argument

Def.Przy adresowaniu bezpośrednim kod rozkazu zawiera

adres komórki pamięci, w której przechowywany jest

argument rozkazu

Def.Przy adresowaniu bezpośrednim kod rozkazu zawiera

adres komórki pamięci, w której przechowywany jest

argument rozkazu

W momencie pisania programu musimy zarezerwować adres

przechowywania argumentu.

Kod

rozkazu

Kod operacji

Adres

Argument

IĘ

TRYB ADRESOWANIA

Def.Przy

adresowaniu rejestrowym

w kodzie rozkazu

zawarty jest rejestr, w którym przechowywany jest

argument

Def.Przy

adresowaniu rejestrowym

w kodzie rozkazu

zawarty jest rejestr, w którym przechowywany jest

argument

Zaletą tego trybu jest krótki kod i szybkie wykonanie

Kod

rozkazu

Kod

operacji

Określeni

rejestru

Argument

REJESTR

Def.W trybie

adresowania pośredniego (rejestrowego

pośredniego)

kod rozkazu zawiera określenie rejestru

bądź rejestrów, w których znajduje się adres komórki

pamięci zawierającej argument

Def.W trybie

adresowania pośredniego (rejestrowego

pośredniego)

kod rozkazu zawiera określenie rejestru

bądź rejestrów, w których znajduje się adres komórki

pamięci zawierającej argument

Adres

REJESTR

Argument

IĘ

Kod

operacji

Określeni

rejestru

Kod

rozkazu

TRYB ADRESOWANIA

Def.W trybie

adresowania indeksowego z

przemieszczeniem

adres argumentu

przechowywanego w pamięci obliczany jest jako suma

zawartości rejestru określonego w kodzie rozkazu i

wartości umieszczonej w kodzie rozkazu, zwanej

przemieszczeniem

Def.W trybie

adresowania indeksowego z

przemieszczeniem

adres argumentu

przechowywanego w pamięci obliczany jest jako suma

zawartości rejestru określonego w kodzie rozkazu i

wartości umieszczonej w kodzie rozkazu, zwanej

przemieszczeniem

Kod

rozkazu

Kod

operacji

Określeni

rejestru

wartość

REJESTR

Przemieszczen

Argument

IĘ



SPOSÓB PREZENTOWANIA ROZKAZU

Oznaczenie symboliczne rozkazu

Jest stosowane dla prezentacji programu człowiekowi lub przy

pisaniu programów w asemblerze

Składa się ono z mnemonika (skrótu, który powinien sugerować

rodzaj operacji) i pola argumentów

JMP SHORT

NEXT

mnemonik

argument

PAMIĘĆ

ADRESY

11101011

000

00000011

001
010
011

Kolejny rozkaz

100
101
110

EB 03h

argumen

kod operacji

Kod rozkazu w

kodzie

heksadecymalnym

Kod rozkazu

binarnie (w

pamięci)

................................

SPOSÓB PREZENTOWANIA ROZKAZU

Opis działania rozkazu

Jest możliwy w formie słownej lub symbolicznej

Opis słowny:

„

Wykonaj skok i pobierz kod rozkazu z

komórki pamięci o adresie równym

etykieta”

(u nas NEXT=100)

Argumentem jest jednak nie adres komórki lecz długość

skoku (interpretowana w kodzie U2). SHORT oznacza w tym

przypadku skok bliski (w zakresie od 127 bajtów w górę do

128 bajtów w dół)

Opis symboliczny:

(PC)



(PC) + przesunięcie

czyli zwiększ licznik rozkazów o przesunięcie (o liczbę

komórek)

SPOSÓB PREZENTOWANIA ROZKAZU

Format rozkazu

Jest to sposób rozmieszczenia informacji w kodzie rozkazu. Jest

on następujący:

Kod

rozkazu

111010

przemieszcze

nie

kod

operacji

argument

Ustawienie flagi

Istotną informacją jest określenie czy są ustawiane flagi (i

które) przy wykonaniu rozkazu. W tym przykładzie flagi nie są

ustawiane.

Szybkość wykonywania rozkazu

Szybkość podawana jest jako ilość taktów zegara procesora

potrzebnych do wykonania rozkazu. W tym przykładzie

procesor 80386 wykonuje rozkaz w 7 taktach.

PRZYKŁADOWE ROZKAZY

Rozkazy przesłań:

MOV -

move

- przesłanie słowa między dwoma rejestrami

STR -

store

- przesłanie słowa ze wskazanego w rozkazie rejestru do

komórki pamięci

LD -

load

- przesłanie słowa z pamięci do wskazanego rejestru

XCH -

exchange

- wymiana zawartości rejestrów

Rozkazy arytmetyczno-logiczne:

ADD -

addition

- dodawanie

SUB -

subtraction

- odejmowanie

MUL -

multiplication

- mnożenie

DIV -

division

- dzielenie

NEG -

negate

- negacja

DEC -

decrement

- zmniejszanie wartości o

jeden

INC -

increment

- awiększanie wartości o

jeden

Rozkazy sterujące pracą programu:

JMP -

jump

- skok bezwarunkowy do wyspecyfikowanego miejsca w

pamięci

CALL -

jump to subroutine

- wywołanie podprogramu

RET -

return

- skok powrotny z podprogramu

SKIP -

skip

- przeskok przez jeden rozkaz

Rozkazy sterujące pracą procesora :

HALT -

stop

- zatrzymanie wykonania programu

NOP -

no operation

- rozkaz pusty

AND -

conjuction

- iloczyn

OR -

disjunction

- suma

EXOR -

exclusive-OR

-suma mod 2

NOT -

complement

- negacja

PAMIĘCI

dr inż. Jacek FLOREK

Instytut Informatyki



Podstawowe cechy i klasyfikacja



Pamięci RAM



Pamięci dynamiczne RAM



Pamięci ROM

PARAMETRY PAMIĘCI

Pamięć jako układ przeznaczony do przechowywania informacji

binarnej można scharakteryzować następującymi

parametrami:

•

pojemność

•

szybkość

•

koszt

•

pobór mocy

Pojemność pamięci

określa ilość informacji jaką można w niej

przechować wyrażoną w bitach, bajtach lub słowach.

Pamięć dzielona jest na fragmenty (w zależności od typu

pamięci) umożliwiające adresowanie.

W pamięci operacyjnej są to fragmenty określane długością

słowa (8, 16, 32, 64 bity). Pojemność określa się podając liczbę

słów i długość słowa, np. 512Kx64 - 2

słów 64-bitowych

W pamięciach masowych fragmentami są sektory (setki lub

tysiące słów).

PARAMETRY PAMIĘCI

Szybkość pamięci

określa jak często procesor (lub inne

urządzenie) może z niej korzystać.

•

czas dostępu - czas od momentu żądania informacji z

pamięci do momentu, w którym ta informacja ukaże się na

wyjściu pamięci

•

czas cyklu - najkrótszy czas jaki musi upłynąć pomiędzy

dwoma żądaniami dostępu do pamięci

•

szybkość transmisji - określa ile bajtów (bitów) można

przesłać pomiędzy pamięcią a innym urządzeniem w

jednostce czasu.

Koszt pamięci

określa cenę jaką należy ponieść za uzyskanie

wysokich parametrów pamięci

szybciej - drożej !!!

wolniej - taniej !!!

Pobór mocy

określa jakie jest

zapotrzebowanie energetyczne na realizację

funkcji pamięci zwłaszcza przy dążeniu do

wzrostu jej pojemności

PAMIĘCI

Rejestrowa

Kieszeniowa

Operacyjna

Masowa

Zewnętrzna

Z dostępem swobodnym

(bezpośrednim)

Z dostępem cyklicznym

Z dostępem

sekwencyjnym

Z dostępem

asocjacyjnym

ROM

RAM

DRAM

(dynamiczne)

SRAM

(statyczne)

ię

tę

PAMIĘCI RAM

Def. Pamięcią RAM (

Random Access Memory

) nazywamy

pamięć półprzewodnikową o dostępie swobodnym

przeznaczoną do zapisu i odczytu. RAM jest pamięcią

ulotną, co oznacza, że po wyłączeniu zasilania dane są

tracone.

Def. Pamięcią RAM (

Random Access Memory

) nazywamy

pamięć półprzewodnikową o dostępie swobodnym

przeznaczoną do zapisu i odczytu. RAM jest pamięcią

ulotną, co oznacza, że po wyłączeniu zasilania dane są

tracone.

Pamięć

x m

adres

zapis/odcz

Łączenie układów pamięci dla zwiększenia

pojemności:

•

zwiększanie długości słowa

•

zwiększanie ilości słów

PAMIĘCI RAM

zwiększanie długości słowa (rozbudowa szyny danych)

Pamięć

1M x 4b

adres

z/o

Pamięć

1M x 1b

Pamięć 4Mb z bitem

parzystości

Pamięć 8Mb z bitem

parzystości

Pamięć

1M x 4b

adres

z/o

Pamięć

1M x 1b

Pamięć

1M x 4b

D0 D1 D2

Sposób stosowany w budowie modułów SIMM (

Single In Line

Module

)

D4 D5 D6 D7 D8

PAMIĘCI RAM

zwiększanie liczby słów (rozbudowa szyny adresowej)

Pamięć

256k x 4b

adres

z/o

Pamięć 256k x 4b

Pamięć

256k x 4b

z/o

Pamięć 1M x 4b

Pamięć

256k x 4b

Pamięć

256k x 4b

Pamięć

256k x 4b

D3 D2 D1

PAMIĘCI RAM

dynamiczne i statyczne

CECHY PAMIĘCI

DRAM

SRAM

szybkość

mała

duża

koszt

niski

wysoki

pojemność

duża

mała

pobór mocy

mały

duży

łatwość scalania

duża

mała

konieczność odświeżania

tak

nie

główne zastosowanie

główna pamięć

pamięć

operacyjna

kieszeniowa

(

cache

)

PAMIĘĆ DYNAMICZNA RAM (DRAM)

adres

dane

RAS#

CAS#

WE#

OE#

CE#

OE# - zezwolenie na odczyt

WE# - zezwolenie na zapis

CE# - uaktywnianie (strob)

RAS# - syg.wprowadzania adresu do

pamięci

CAS# - -‘’-

-‘’- -‘’- -‘’-

adres

RAS#

CAS#

DEKODER

KOLUMN

REJESTR ADRESU

KOLUMNY

0 dla aktywnego sygnału

RAS#

1 dla aktywnego sygnału

CAS#

adres

kolumny

jś

adres

wiersz

WE1

WE0

PAMIĘĆ DYNAMICZNA RAM (DRAM)

operacje odczytu

minimalny czas pomiędzy dwoma

cyklami

RAS#

czas

dostępu

D RAS-CAS

opóźnienie sygnału CAS# względem

RAS#

Wyjście

danych

Adres

wiersza

Ważne

dane

Adres

kolumny

Adres

wiersza

CAS#

Wejścia

adresow

pamięci

OE#

PAMIĘĆ DYNAMICZNA RAM (DRAM)

stany oczekiwania

BCLK

A23 - A0

W/R#

READY

D15 - D0

odczyt

oczekiwania

)

uśpienie

odczyt

oczekiwania

)

zapis

oczekiwania

)

DO dane zapisywane

DI dane odczytywane

VA ważny adres

stan nieistotny

PAMIĘĆ DYNAMICZNA RAM (DRAM)

odświeżanie

Odświeżanie komórek pamięci dynamicznych polega na cyklicznym

doładowaniu pojemności pamiętających przechowujących wartość

logiczną „1”.

Operacja odświeżania realizowana jest przez specjalistyczne układy

logiczne, będące elementem płyty głównej komputera.

Istnieją cztery podstawowe sposoby odświeżania pamięci

dynamicznych RAM:

•

sygnałem RAS (tryb wierszowy)

•

sygnałem CAS przed RAS (tryb statyczny)

•

odświeżanie ukryte

•

autoodświeżanie

PAMIĘĆ KIESZENIOWA (STATYCZNA)

RAM

Zjawisko lokalności

- procesor odwołuje się najczęściej do pamięci

(

trafienie

) w pewnym niewielkim obszarze (w okolicach danego

programu) - bardzo rzadko do obszarów odległych. Stąd stosowanie

szybkich pamięci kieszeniowych (cache) zawierających właśnie taki

lokalny obszar pamięci.

q-1

1 blok

2 blok

k-1 blok

k-2 blok

...

m-1

m-2

q słów

log

pamięć operacyjna

pamięć kieszeniowa

zawiera tylko

spośród

bloków

(k>>m)

Gdy procesor zażąda dostępu do bloku, którego nie ma w pamięci cache

(

chybienie

) to następuje wymiana zawartości jednej komórki pamięci

kieszeniowej.

bloku

PAMIĘĆ KIESZENIOWA (STATYCZNA)

RAM

H - współczynnik

trafienia

Jeżeli założymy pojemność pamięci operacyjnej: 8192 bloki (k) po 8 bajtów (q)

tj. 8192*8 = 65536B = 64KB

oraz pojemność pamięci kieszeniowej m=128 linii

to długość linii pamięci kieszeniowej wyniesie

s=8*q + log

k = 8*8 + log

8193 = 64+13=77bitów

q = 8

q =

0,3

0,6

0,9

5 kB

10 kB

15 kB

20 kB

pojemność pamięci

kieszeniowej

PAMIĘCI ROM

Def. Pamięcią ROM (

Read Only Memory

) nazywamy pamięć

półprzewodnikową o dostępie swobodnym przeznaczoną

tylko do odczytu uprzednio zapisanych danych. Oznacza

to, że nie można do niej zapisywać danych w trakcie

normalnej pracy w systemie. ROM jest pamięcią

nieulotną, co oznacza, że po wyłączeniu zasilania dane

nie są tracone.

Def. Pamięcią ROM (

Read Only Memory

) nazywamy pamięć

półprzewodnikową o dostępie swobodnym przeznaczoną

tylko do odczytu uprzednio zapisanych danych. Oznacza

to, że nie można do niej zapisywać danych w trakcie

normalnej pracy w systemie. ROM jest pamięcią

nieulotną, co oznacza, że po wyłączeniu zasilania dane

nie są tracone.

•

MROM (

mascable ROM

) zawartość pamięci ustalana jest w

procesie produkcji (za pomocą odpowiednich masek) - BIOS do

obsługi klawiatury

•

PROM (

programmable ROM

) pamięć jednokrotnie programowalna

przez użytkownika - obecnie nieużywana

•

EPROM pamięć wielokrotnie programowalna w ultrafioletowych

programatorach - obecnie wychodzi z użycia

•

EEPROM pamięć kasowana i programowana na drodze

elektrycznej (podobnie jak RAM ale czas zapisu jest

nieporównywalnie długi) - flash-BIOS (uaktualniany BIOS)

UKŁADY I OPERACJE WEJŚCIA/WYJŚCIA

dr inż. Jacek FLOREK

Instytut Informatyki



Układy wejścia/wyjścia



Operacje wejścia/wyjścia

UKŁDY WEJŚCIA/WYJŚCIA

Def. Układem we/wy nazywamy układ elektroniczny

pośredniczący w wymianie informacji pomiędzy

mikroprocesorem i pamięcią systemu z jednej strony a

urządzeniem peryferyjnym (zewnętrznym urządzeniem

współpracującym) z drugiej.

Dla systemu mikroprocesorowego układ we/wy widoczny

jest jako rejestr lub zespół rejestrów o określonych

adresach oraz pewien zestaw sygnałów sterujących.

Def. Układem we/wy nazywamy układ elektroniczny

pośredniczący w wymianie informacji pomiędzy

mikroprocesorem i pamięcią systemu z jednej strony a

urządzeniem peryferyjnym (zewnętrznym urządzeniem

współpracującym) z drugiej.

Dla systemu mikroprocesorowego układ we/wy widoczny

jest jako rejestr lub zespół rejestrów o określonych

adresach oraz pewien zestaw sygnałów sterujących.

Urządzenia peryferyjne mogą służyć do wprowadzania,

wyprowadzania bądź przechowywania informacji lub być układami

wykonawczymi.

Dlaczego konieczne jest pośredniczenie?

•

różnice w szybkości działania (konieczne jest więc sterowanie

przepływem informacji)

•

różnice w parametrach elektrycznych (konieczna więc

translacja poziomu sygnałów)

•

wymagają podania informacji o określonym formacie wraz z

pewnymi sygnałami sterującymi (np. Sygnał wideo wraz z

synchronizacją)

Układy wej/wyj podobnie jak pamięci posiadają wejścia adresowe i

sterujące.

UKŁDY WEJŚCIA/WYJŚCIA

WSPÓŁADRESOWALNE Z PAMIĘCIĄ

Szyna adresowa

PAMIĘĆ

OPERACYJNA

CPU

I/O

MEMR MEMW

Def. W przypadku układów współadresowalnych z pamięcią

operacyjną wybieramy obiekt, na którym dokonujemy

operacji (komórka pamięci lub rejestr układu we/wy), za

pomocą adresu (istnieje potrzeba wydzielenia w pamięci

przestrzeni dla adresów układów we/wy). Sygnały sterujące

są wspólne dla pamięci i układów we/wy.

Def. W przypadku układów współadresowalnych z pamięcią

operacyjną wybieramy obiekt, na którym dokonujemy

operacji (komórka pamięci lub rejestr układu we/wy), za

pomocą adresu (istnieje potrzeba wydzielenia w pamięci

przestrzeni dla adresów układów we/wy). Sygnały sterujące

są wspólne dla pamięci i układów we/wy.

Np. karta

graficzna

UKŁDY WEJŚCIA/WYJŚCIA IZOLOWANE

Szyna adresowa

PAMIĘĆ

OPERACYJNA

CPU

I/O

MEMR

MEMW

MEMR MEMW

IOR IOW

Def. Dla izolowanych układów we/wy wybieramy obiekt, na

którym dokonujemy operacji (komórka pamięci lub rejestr

układu we/wy), za pomocą sygnałów sterujących.

Przestrzenie adresowe pamięci układów we/wy są

rozdzielone

Def. Dla izolowanych układów we/wy wybieramy obiekt, na

którym dokonujemy operacji (komórka pamięci lub rejestr

układu we/wy), za pomocą sygnałów sterujących.

Przestrzenie adresowe pamięci układów we/wy są

rozdzielone

IOR

IOW

Sygnały

sterujące

dla pamięci

Sygnały sterujące

dla

układów we/wy

Np. sterownik

dysku twardego

OPERACJE WEJŚCIA/WYJŚCIA

Def. Operacjami wejścia/wyjścia nazywamy całokształt działań

potrzebnych do realizacji wymiany informacji pomiędzy

mikroprocesorem i pamięcią z jednej strony a układem

wejścia/wyjścia z drugiej.

Def. Operacjami wejścia/wyjścia nazywamy całokształt działań

potrzebnych do realizacji wymiany informacji pomiędzy

mikroprocesorem i pamięcią z jednej strony a układem

wejścia/wyjścia z drugiej.

Operacje wejścia/wyjścia mogą być realizowane:

•

od początku do końca przy udziale procesora - przesyłana

informacja przepływa przez rejestry procesora, który także

steruje każdym krokiem realizacji operacji - są to

operacje z

bezpośrednim sterowaniem przez mikroprocesor

•

poprzez zainicjowanie operacji przez procesor, który następnie

przekazuje nadzór nad realizacją operacji innemu układowi

(zarządcy magistrali) - są to

operacje z pośrednim sterowaniem

przez mikroprocesor (z bezpośrednim dostępem do pamięci -

DMA)

OPERACJE Z BEZPOŚREDNIM

STEROWANIEM PRZEZ

MIKROPROCESOR

Operacje wejścia/wyjścia z bezpośrednim sterowaniem przez

mikroprocesor :

•

bezwarunkowe operacje wejścia/wyjścia

•

operacje z testowaniem stanu układu wejścia/wyjścia

•

operacje z przerwaniem programu

Def. Bezwarunkową operacją wejścia/wyjścia nazywamy taką

operację, przy realizacji której mikroprocesor nie

sprawdza gotowości układu wejścia/wyjścia do tej wymiany.

Są to operacje najprostsze realizowane tylko w niektórych

przypadkach np. przesłanie sygnału do wyświetlania

informacji za pomocą zestawu diod

elektroluminescencyjnych.

Def. Bezwarunkową operacją wejścia/wyjścia nazywamy taką

operację, przy realizacji której mikroprocesor nie

sprawdza gotowości układu wejścia/wyjścia do tej wymiany.

Są to operacje najprostsze realizowane tylko w niektórych

przypadkach np. przesłanie sygnału do wyświetlania

informacji za pomocą zestawu diod

elektroluminescencyjnych.

Def. Przy realizacji operacji wejścia/wyjścia z testowaniem

stanu układu wejścia/wyjścia, mikroprocesor sprawdza

sygnał (np. określony bit kontrolny) gotowości układu do

wymiany. W przypadku potwierdzenia gotowości do

wymiany przez układ jest ona realizowana. Operacje te są

stosowane np. przy współpracy z przetwornikiem a/c -

procesor cyklicznie przepytuje przetwornik (tzw. pętla

przepytywania) do chwili uzyskania zgłoszenia gotowości.

Def. Przy realizacji operacji wejścia/wyjścia z testowaniem

stanu układu wejścia/wyjścia, mikroprocesor sprawdza

sygnał (np. określony bit kontrolny) gotowości układu do

wymiany. W przypadku potwierdzenia gotowości do

wymiany przez układ jest ona realizowana. Operacje te są

stosowane np. przy współpracy z przetwornikiem a/c -

procesor cyklicznie przepytuje przetwornik (tzw. pętla

przepytywania) do chwili uzyskania zgłoszenia gotowości.

OPERACJE Z BEZPOŚREDNIM

STEROWANIEM PRZEZ

MIKROPROCESOR

operacje z przerwaniem programu

Operacje wejścia/wyjścia z przerwaniem programu eliminują wady

operacji z testowaniem stanu układu.

Procesor wykonuje

program główny

oczekując na zgłoszenie gotowości.

Zgłoszenie powoduje przerwanie wykonywania programu głównego i

zapamiętanie informacji potrzebnej do późniejszego powrotu do programu

głównego. Procesor przechodzi do wykonania

programu obsługi przerwań

(

ISR -

interrupt service routine

) - następuje wymiana informacji z układem we/wy. Po

zakończeniu wymiany (programu obsługi przerwania) procesor kontynuuje

przerwany program główny.

INSTRUKCJA 1

INSTRUKCJA 2

INSTRUKCJA 3

INSTRUKCJA 4

INSTRUKCJA 11

INSTRUKCJA 12

INSTRUKCJA 5

INSTRUKCJA 6

INSTRUKCJA 7

INSTRUKCJA 8

INSTRUKCJA 9

RET 10

Program główny

Zgłoszenie

przerwania

Odtworzenie

stanu

rejestrów

procesora

Początek

programu obsługi

przerwania

Zapamiętanie

stanu

rejestrów

procesora

OPERACJE Z BEZPOŚREDNIM

STEROWANIEM PRZEZ

MIKROPROCESOR

operacje z przerwaniem programu

W przypadku pojawienia się jednoczesnego kilku zgłoszeń od

urządzeń we/wy sytuacja może się komplikować. Dlatego stosuje się

tzw.

sterownik przerwań

Główne zadania sterownika przerwań:

•

pośredniczenie w przyjmowaniu zgłoszeń przerwań pomiędzy

procesorem i układami we/wy

•

przyjmowanie zgłoszeń od wielu układów we/wy (procesor

posiada tylko jedno wejście zgłoszenia przerwań)

•

wybór spośród wielu zgłoszeń tego, które zostanie obsłużone

•

sygnalizowanie wyboru przez podanie adresu układu we/wy, z

którym zostanie dokonana wymiana (adresu programu obsługi

przerwania realizującego tą wymianę, a właściwie numer

pozycji w

tablicy wektorów przerwań

)

•

wygenerowanie sygnału zgłoszenia przerwania bezpośrednio

do procesora

OPERACJE Z BEZPOŚREDNIM

STEROWANIEM PRZEZ

MIKROPROCESOR

operacje z przerwaniem programu - tablica wektorów

przerwań

Początek IRS

Pamięć

operacyjna

Numer

przerwania

Adres

początku

programu

obsługi

przerwania

Tablica

wektoró

przerwa

Sterowni

przerwań

OPERACJE Z POŚREDNIM

STEROWANIEM PRZEZ

MIKROPROCESOR (DMA)

Def. Operacje wejścia/wyjścia polegające na inicjowaniu

operacji przez procesor i przekazaniu sterowania

specjalizowanemu układowi zwanemu

sterownikiem DMA

(direct memory access)

nazywamy operacją o

bezpośrednim dostępie do pamięci.

Def. Operacje wejścia/wyjścia polegające na inicjowaniu

operacji przez procesor i przekazaniu sterowania

specjalizowanemu układowi zwanemu

sterownikiem DMA

(direct memory access)

nazywamy operacją o

bezpośrednim dostępie do pamięci.

W operacji DMA transmisja informacji przebiega pomiędzy układem we/wy a

wydzielonym obszarem pamięci pod kontrolą sterownika DMA. Po zgłoszeniu

żądania przejęcia kontroli nad magistralami (za pomocą sygnału HOLD)

procesor inicjuje operację i przechodzi w stan zawieszenia (odseparowanie się

od magistral). Po zakończeniu transmisji sterownik DMA zwraca procesorowi

kontrolę nad magistralami.

Szyna adresowa

PAMIĘĆ

OPERACYJNA

STEROWNI

K DMA

I/O

MEMR

MEMW

MEMR MEMW

IOR IOW

IOR

IOW

CPU

HOLD

Inicjowanie

operacji

Określa:

•

wielkość bloku do transmisji

•

sposób transmisji (blokowa,

pojedynczymi słowami, na

żądanie)

•

adres pierwszej komórki

bufora pamięci

•

rodzaj operacji (zapis, odczyt)

zawieszenie

PRACA PROCESORA W TRYBIE

RZECZYWISTYM I CHRONIONYM

dr inż. Jacek FLOREK

Instytut Informatyki



Praca procesora w trybie rzeczywistym



Praca procesora w trybie chronionym



Praca wielozadaniowa



Stronicowanie

PRACA PROCESORA W TRYBIE RZECZYWISTYM

W typowym procesorze 16 bitowym (8086/88) mamy:

•

rejestry 16 bitowe

•

magistrala danych 16 bitowa

•

ale szyna adresowa 20 bitowa - adres 20 bitowy

20 bitowy adres pozwala zaadresować 2

=1048576B=1MB pamięci

operacyjnej dzielonej na segmenty

PAMIĘ

Segment

programu

(kodu)

Segment

danych

Segment

stosu

Segment

danych

dodatkowy

początek segmentu wyznacza

zawartość rejestru segmentu programu

CS*16 czyli

rejestr CS

000

początek segmentu wyznacza

zawartość rejestru segmentu danych

DS*16 czyli

rejestr DS

000

101100100110

1101

początek segmentu wyznacza

zawartość rejestru segmentu stosu

SS*16 czyli

rejestr SS

000

początek segmentu wyznaczają zawartości

rejestrów dodatkowych segmentów danych

ES (GS, FS) *16 czyli

rejestr

ES(GS,FS)

000

Adres

00000

Adres

FFFFF

PRACA PROCESORA W TRYBIE RZECZYWISTYM

Część segmentowa adresu wyznacza adres segmentu, ale aby

zaadresować określoną komórkę należy posługiwać się adresem

fizycznym.

Adres fizyczny (20 bitowy) określa się według reguły:

Adres fizyczny = część segmentowa *16 + przemieszczenie (tzw.adres

efektywny)

rejestr

segmentowy

000

CS=1011001001101

101

adres

efektywny

IP=0100011111110

011

wskaźnik

rozkazów

rejestr segmentu

programu

adres

fizyczny

1011001001101101

0000

0100011111110

011

0000

ADRES

FIZYCZNY

1011011011101100

0011

B2D60

47F3

B6EC3

=000

0 3

PRACA PROCESORA W TRYBIE RZECZYWISTYM

O tym, które pary rejestrów segmentowych i wskaźnikowych zostaną

użyte do określania adresu fizycznego nie decyduje przypadek lecz

pewne reguły

wskaźnik rozkazów

(IP)

zawsze: rejestr segmentu programu (CS)

wskaźnik stosu (SP)

zawsze: rejestr segmentu stosu (SS)

wskaźnik bazy (BP)

rejestr segmentu stosu (SS)

pozostałe rejestry

rejestr segmentu danych (DS)

rejestr indeksowy

przeznaczenia (DI)

rejestr dodatkowy (ES)



PRACA PROCESORA W TRYBIE RZECZYWISTYM

Interpretacja adresu fizycznego:

•

zawartość rejestru segmentowego *16 podaje adres początku

segmentu

•

od tego początku odsuwamy się o liczbę komórek podaną w adresie

efektywnym

•

adres efektywny jest 16 bitowy to pozwala zaadresować

65536B=64kB

•

pamięć jest widziana przez procesor jako 64kB okno

•

okno to można przesuwać przeładowując rejestry segmentowe (skok

16B bo mnożymy przez 16)

początek segmentu (zawartość rejestru segmentowego*16)

PAMIĘ

1MB

adresowana

komórka

pamięci

Adres

00000

Adres

FFFFF

początek segmentu

(zawartość rejestru

segmentowego*16)

przesunięcie adres

efektywny)

okno przez

które widziana

jest pamięć

PRACA PROCESORA W TRYBIE RZECZYWISTYM

Segmenty mogą być rozłączne lub mogą się częściowo lub całkowicie

pokrywać.

Jest to sytuacja niepożądana - przyjęcie za bliskich adresów

segmentowych może spowodować np. zamazanie kodu programu przez

zapisywane dane

PAMIĘ

Segment

programu

(kodu)

Segment

danych

Segment stosu i

danych

dodatkowych

CS=2A00

DS=41FF

SS=4FFF

ES=4FFF

Obszar wspólny danych, stosu i

danych dodatkowych

Obszar wspólny stosu i danych

dodatkowych

PRACA PROCESORA W TRYBIE RZECZYWISTYM

Segmenty pamięci komputera z procesorem 8086

LOGICZNY FIZYCZNY LOGICZNY FIZYCZNY

0000H:0000H 00000H 0000H:FFFFH 0FFFFH Programy użytkownika

1000H:0000H 10000H 1000H:FFFFH 1FFFFH Programy użytkownika

2000H:0000H 20000H 2000H:FFFFH 2FFFFH Programy użytkownika

3000H:0000H 30000H 3000H:FFFFH 3FFFFH Programy użytkownika

4000H:0000H 40000H 4000H:FFFFH 4FFFFH Programy użytkownika

5000H:0000H 50000H 5000H:FFFFH 5FFFFH Programy użytkownika

6000H:0000H 60000H 6000H:FFFFH 6FFFFH Programy użytkownika

7000H:0000H 70000H 7000H:FFFFH 7FFFFH Programy użytkownika

8000H:0000H 80000H 8000H:FFFFH 8FFFFH Programy użytkownika

9000H:0000H 90000H 9000H:FFFFH 9FFFFH Programy użytkownika

A000H:0000H A0000H A000H:FFFFH AFFFFH

Pamięć ekranu

B000H:0000H B0000H B000H:FFFFH BFFFFH

Pamięć ekranu

C000H:0000H C0000H C000H:FFFFH CFFFFH

BIOS-rozszerzenie

D000H:0000H D0000H D000H:FFFFH DFFFFH

BIOS-rozszerzenie

E000H:0000H E0000H E000H:FFFFH EFFFFH

BIOS

F000H:0000H F0000H F000H:FFFFH FFFFFH

BIOS

ADRES POCZĄTKU

ADRES KOŃCA

NUMER

ZASTOSOWANIE

adres logiczny



zawartość rejestru segmentowego: przesunięcie

PRACA PROCESORA W TRYBIE WIRTUALNYM CHRONIONYM

Gdyby szyna adresowa miała 32 bity wówczas fizycznie można by zaadresować do

=4GB pamięci

w systemach z procesorem Pentium procesor rozpoczyna pracę w trybie rzeczywistym,

a przejście z trybu rzeczywistego do chronionego (wirtualnego) realizowane jest przez

ustawienie bitu PE w rejestrze MSW (jest częścią rejestru sterującego CR0).

Procesor wykorzystuje wówczas tzw. pamięć wirtualną tj. część pamięci masowej.

Wówczas pamięć masowa jest przedłużeniem pamięci operacyjnej.

Dlatego stosuje się następujący mechanizm pamięci wirtualnej:

•

do pamięci operacyjnej przepisuje się segmenty informacji z pamięci masowej

•

program żąda dostępu do informacji podając adres wirtualny (logiczny)

•

sprawdzana jest obecność poszukiwanej informacji w pamięci operacyjnej

(informacja o segmentach przechowywana jest w tablicy deskryptorów)

•

w przypadku braku poszukiwana informacja jest przepisywana z pamięci masowej (z

dysku) do pamięci operacyjnej (i z pamięci operacyjnej na dysk - wymiana

informacji)

•

obliczany jest adres fizyczny potrzebnej informacji w pamięci operacyjnej -

translacja adresu wirtualnego na fizyczny (przy pomocy tablicy deskryptorów)

•

poszukiwana informacja jest dostępna dla procesora z pamięci operacyjnej

Przypomnijmy:

Pamięć masowa

(PM)

Pamięć operacyjna

(PAO)



duża pojemność, wolne działanie, niski

koszt



mała pojemność, szybkie działanie, wysoki

koszt

Adres logiczny w trybie chronionym składa się z:

•

16 bitowej części segmentowej (selektor segmentu)

•

32 bitowego przemieszczenia (adres efektywny)

Dwuwymiarowa budowa adresu logicznego prowadzi do podziału pamięci na

segmenty zwanego

segmentacją przestrzeni logicznej

Teoretycznie możliwe jest więc adresowanie przestrzeni logicznej o

pojemności 2

adresów tj. 256TB pamięci.

Nie wszystkie jednak bajty części segmentowej są wykorzystane do

adresowania:

•

bajty 0 - 13 wyznaczają numer deskryptora segmentu (tak na prawdę

jeden z tych bitów określa typ tablicy deskryptorów - lokalny lub globalny)

co pozwala na wybór 16k deskryptorów segmentu

•

bajty 14 - 15 określają poziom ochronny zadania żądającego dostępu do

pamięci

i przestrzeń adresów widzianych przez program wynosi 64TB

Tablica zajmuje jeden segment o objętości 64kB. W tablicy deskryptorów

występuje 8192 pól (tzw. deskryptorów segmentów). Każdy deskryptor

zawiera następujące pola:

•

adres bazowy segmentu (32 bity)

•

wielkość segmentu (20 bitów)

- segmenty nie muszą być jednakowe

•

atrybuty

•

czy segment obecny fizycznie w pamięci (1 bit)

•

pole dostępne dla programu (1 bit)

•

poziom ochronny (2 bity)

•

ziarnistość segmentu (1 bit)

•

długość słowa (1 bit)

•

czy segment w pamięci (1 bit)

•

typ segmentu (3 bity)

•

czy segment użyty (1 bit)

PRACA PROCESORA W TRYBIE WIRTUALNYM CHRONIONYM

deskryptor segmentu

Tablica deskryptorów

PRACA PROCESORA W TRYBIE WIRTUALNYM CHRONIONYM

Selektor segmentu

PAMIĘĆ

OPERACYJNA (PAO)

Tablica deskryptorów

deskryptor

Adres efektywny (przemieszczenie)

Adres bazowy

Jeśli w deskryptorze istnieje adnotacja, że segmentu

nie ma w PAO to segment jest przenoszony z pamięci

masowej do operacyjnej w miejsce innego segmentu

Adres logiczny - 46 bitów

PRACA PROCESORA W TRYBIE WIRTUALNYM CHRONIONYM

Algorytm tworzenia (obliczania) 32 bitowego adresu

fizycznego na podstawie adresu logicznego

1. Program odwołuje się do adresu logicznego składającego się z:

•

selektora segmentu

•

adresu efektywnego (przemieszczenia)

2. Selektor wskazuje określony deskryptor segmentu w tablicy

deskryptorów

3. Jedno z pól deskryptora określa czy segment jest obecny w PAO.

Jeśli nie to następuje wczytanie segmentu do PAO z pamięci

masowej.

Z deskryptora można określić również:

•

adres początku segmentu = adres bazowy

•

adres końca segmentu = adres bazowy + wielkość segmentu

Jeśli przemieszczenie będzie większe od wielkości segmentu to

procesor nie dopuści do zamazania sąsiednich segmentów

przechodząc w tryb obsługi błędu (tzw. wyjątek) - to jest przewaga

trybu wirtualnego nad rzeczywistym

4. Odczytanie z deskryptora adresu bazowego i dodanie do niego

przemieszczenia (adresu efektywnego) w celu określenia adresu

fizycznego poszukiwanej komórki pamięci.

MECHANIZM PAMIĘCI WIRTUALNEJ

PODSUMOWANIE

Mechanizm pamięci wirtualnej polega na tym, że nie cała przestrzeń

adresów logicznych widzianych przez zadanie ma swoje oparcie w pamięci

fizycznej.

Przestrzeń adresów logicznych (selektor segmentu: przemieszczenie)

odwołujących się do potrzebnych zadaniu segmentów kodu, danych i stosu

jest odwzorowywana na 4GB przestrzeń 32 bitowych adresów liniowych, z

których wszystkie mogą być użyte w zadaniu.

Jednak ta przestrzeń nie może być cała zrealizowana w fizycznej pamięci

komputera. Dlatego w praktyce zostaje podzielona na 1M stron i tylko

część spośród nich jest jednocześnie przechowywana w pamięci fizycznej.

Zarządzaniem przeładowywaniem stron pomiędzy dyskiem i pamięcią

operacyjną

zajmuje

się

system

operacyjny

pomocą

funkcji

operacyjną

zajmuje

się

system

operacyjny

pomocą

funkcji

wykonywanych przez procesor w trybie tzw. wyjątku procesora (tzn.

przerwania generowanego przez sam procesor).

PRACA WIELOZADANIOWA W SYSTEMIE

JEDNOPROCESOROWYM

Praca wielozadaniowa polega na przełączaniu zadań.

1. Procesor realizuje zadanie do momentu:

•

upływu czas przeznaczonego na realizację zadania

•

w którym chwilowo brak określonych informacji

•

żądania zmiany zadania przez użytkownika

2. Zapamiętanie stanu realizacji zadania

3. Zmiana wykonywanego zadania

itd.....

Istnieje konieczność kontroli dostępu poszczególnych

zadań do:

•

informacji

•

zasobów systemu

Wielozadaniowość może być realizowana programowo,

ale procesor Pentium realizuje to sprzętowo

wykorzystując

•

systemowe segmenty stanu zadania (TSS)

•

rejestr zadań (TR)

STRONICOWANIE

W procesorze Pentium pracującym w trybie wirtualnym, oprócz mechanizmu

segmentacji, dostępny jest także mechanizm stronicowania.

Mechanizm stronicowania pozwala na podział pamięci wirtualnej na strony o

stałej wielkości (4kB lub 4MB)

Mechanizm stronicowania ustawia się przy pomocy bitu PG w rejestrze

sterującym CR0

Mechanizm stronicowania wspomaga się pomocniczą pamięcią cache -

przyspieszenie

pozycja w katalogu

stron

pozycja w tablicy stron

pozycja na stronie

adres tablicy

stron

adres strony w

pamięci

adres strony w

pamięci

wybiera tabelę stron

wybiera stronę w pamięci

katalog stron

tabele stron

4kB strony w

pamięci

...

1024

STRONICOWANIE

pozycja w katalogu

stron

pozycja na stronie

adres strony w

pamięci

wybiera stronę w pamięci

katalog stron

4MB strony w

pamięci

1024

dla stron 4MB

Dodatki

PRACA PROCESORA W TRYBIE WIRTUALNYM CHRONIONYM

przykład dla procesora 80286 (najprostszy)

Numer

bloku

1MB

Deskryptor bloku

PAMIĘĆ

MASOWA

1MB

PAMIĘĆ

OPERACYJNA

Adres bazowy

w PAO

Bit

obecności

NR deskryptora

(nr bloku w PM)

000

001

010

100000H

011

100

000000H

101

110

111

Deskryptor bloku

000000H

0FFFFFH

100000H

1FFFFFH

Adresy

pamięci

Tablica deskryptorów

1111111111111111

1111

= 3FFFFFH

selektor

przesunięcie

100000H

FFFFFH

1FFFFFH

Adres fizyczny =

23 bitowy adres pozwala zaadresować 8MB pamięci wirtualnej przydzielonej

realizowanemu programowi.

Pamięć operacyjna posiada 2MB pojemności (pomijając obszar na system operacyjny i

tablicę deskryptorów), więc adres fizyczny jest 21 bajtowy

Adres bazowy w

PAO

Przesunięcie

PRACA PROCESORA W TRYBIE WIRTUALNYM CHRONIONYM

przykład dla procesora 80286 (najprostszy)

1. Program odwołuje się do adresu wirtualnego 3FFFFFH składającego

się z:

•

pola selektora: w którym bloku programu znajduje się

informacja czyli którego deskryptora użyć?

•

przesunięcia: jak daleko od początku bloku znajduje się

informacja?

2. Selektor (w naszym przypadku) zawiera informację o bloku nr 3

3. Czy blok nr 3 jest w PAO? Czy bit obecności jest równy „1”? - w tym

przypadku jest !

4. Odczytywany jest adres bazowy bloku w PAO

5. Do adresu bazowego dodawane jest przesunięcie z adresu

wirtualnego

5. Otrzymany 21 bitowy adres jest adresem fizycznym w PAO, pod

którym znajduje się poszukiwana informacja

Algorytm tworzenia (obliczania) 21 bitowego adresu fizycznego

na podstawie 23 bitowego adresu wirtualnego

Gdy nie ma to realizowane są dodatkowe

czynności

PRACA PROCESORA W TRYBIE WIRTUALNYM CHRONIONYM

przykład dla procesora 80286 (najprostszy)

3.1. Bloku nr 7 nie ma w PAO

3.2. Blok nr 7 wczytany jest do PAO w miejsce np. bloku nr 3

3.3. Modyfikowane są deskryptory usuniętego i załadowanego bloku

Algorytm dodatkowych czynności tworzenia (obliczania) 21

bitowego adresu fizycznego na podstawie 23 bitowego adresu

wirtualnego

Numer

bloku

1MB

PAMIĘĆ

MASOWA

1MB

PAMIĘĆ

OPERACYJNA

Adres bazowy

w PAO

Bit

obecności

NR deskryptora

(nr bloku w PM)

000

001

010

100000H

011

100

000000H

101

110

100000H

111

000000H

0FFFFFH

100000H

1FFFFFH

Adresy

pamięci

Tablica deskryptorów

1111000000000000

00000

7F0000H

selektor

przesunięcie

100000H

F0000H

1F0000H

Adres fizyczny =

Adres bazowy w

PAO

Przesunięcie

PRACA PROCESORA W TRYBIE WIRTUALNYM CHRONIONYM

dla procesora Pentium

Selektorem wybierającym odpowiednią pozycję w tablicy

deskryptorów jest zawartość rejestru segmentowego (14 bitów a 2

bity określają poziom ochrony).

Umożliwia to wybór 2

=16384=16k segmentów.

Przesunięcie stanowi 32 bity więc rozmiar segmentu wynosi 2

=4GB

Tak więc wielkość przestrzeni pamięci wirtualnej wynosi 16k

4GB=64TB

PAMIĘĆ

OPERACYJNA

Tablica

deskryptorów

Deskryptor segmentu

rejestr

segmentowy

przesunięcie

adres

efektywny

adres

fizyczny

selektor

Adres logiczny- 46

bitów

adres bazowy

segmentu

Koniec Dodatki

KONCEPCJA PAMIĘCI PODRĘCZNEJ (CACHE)

dr inż. Jacek FLOREK

Instytut Informatyki



Architektura komputera z pamięcią cache



Elementy systemu pamięci cache



Organizacja pamięci cache

KONCEPCJA PAMIĘCI PODRĘCZNEJ

(CACHE)

Koncepcja ta jest podobna do koncepcji pamięci wirtualnej.

Przypomnijmy:

•

pamięci statyczne są szybsze, droższe, pobierają więcej

energii i są trudniejsze do scalania

•

pamięci dynamiczne są wolniejsze, tańsze, pobierają

mniej energii i są łatwiejsze do scalania

Wniosek 1

: nie jest możliwe zbudowanie całej pamięci

operacyjnej z pamięci statycznych, a pamięci

dynamiczne są za wolne dla współczesnych

procesorów i częstotliwości zegara

Wniosek 2

: wprowadza się dużą pamięć operacyjną (rzędu

kilka lub kilkaset MB) zbudowaną z pamięci

dynamicznych i małą (kilka kilkaset kB) pamięć

podręczną - statyczną - znacznie szybszą (wraz ze

sterownikiem)

Wniosek 3

: dwa rodzaje architektury:

•

Look-trough

•

Look-aside

ARCHITEKTURA LOOK-THROUGH

W przypadku „chybienia”

wykorzystywana

jest

wykorzystywana

jest

magistrala

główna

magistrala

główna

koniecznymi

stanami

koniecznymi

stanami

oczekiwania

CACHE

PAMIĘĆ

OPERACYJNA

ZARZĄDCA

MAGISTRAL

ZARZĄDCA

MAGISTRAL

MIKROPROCESO

przypadku

„trafienia”

główna

magistrala danych nie

jest

wykorzystywana

jest

wykorzystywana

dodatkowo

przyspiesza

pracę

przyspiesza

pracę

systemu (z magistrali

głównej mogą w tym

czasie korzystać inni

zarządcy).

Magistrala

lokalna

łó

ARCHITEKTURA LOOK-ASIDE

Zalety:

•

prostsza

konstrukcja

•

szybsza realizacja w

przypadku

chybienia

Wady:

•

nawet przy trafieniu

magistrala nie jest

dostępna dla innych

zarządców

CACHE

PAMIĘĆ

OPERACYJNA

ZARZĄDCA

MAGISTRAL

ZARZĄDCA

MAGISTRAL

MIKROPROCESO

przypadku

„trafienia”

„chybienia”

główna

magistrala danych

jest

stale

jest

stale

wykorzystywana.

łó

ELEMENTY SYSTEMU PAMIĘCI CACHE

•

Bank danych pamięci cache

(pamięć danych)

przechowuje, umożliwia zapisywanie i odczytywanie

informacji

•

Katalog pamięci cache

(zwany TAG-RAMem)

umożliwia szybkie sprawdzanie czy poszukiwana

informacja znajduje się w pamięci danych cache

(konkretnie: czy dany adres jest odwzorowany w pamięci

cache)

•

Sterownik pamięci cache

realizuje sprawdzenie adresu w katalogu pamięci cache,

organizuje współpracę pamięci cache z systemem i

zapewnia zgodność zawartości pamięci cache z pamięcią

główną

ZAPEWNIENIE ZGODNOŚCI PAMIĘCI

CACHE

Przyczyny niezgodności:

•

nastąpił zapis do pamięci cache bez zapisu do pamięci głównej

(w przypadku trafienia przy zapisie do pamięci)

•

nastąpił zapis do pamięci głównej bez zapisu do pamięci cache

(gdy z magistrali głównej korzystał inny zarządca magistrali niż

procesor np. transmisja DMA do pamięci głównej)

Strategie utrzymania zgodności:

•

Write-through (zapis do pamięci cache powoduje jednoczesny

zapis do pamięci głównej - proste ale zmniejsza szybkość, bo

zpisuje się informacje do wolnej pamięci głównej)

•

Buforowane (opóźnione) write-through (jak wyżej ale zapis do

bufora i dopiero później z bufora do pamięci głównej aby nie

spowalniać pracy)

•

Write-back (zawartości obu pamięci są uzgadniane gdy zajdzie

taka potrzeba - operacje bardzo skomplikowane)

Pewne obszary w pamięci głównej nie mogą być odzwierciedlone w

pamięci cache, gdyż nie jest możliwe zapewnienie zgodności, np.

obszar pamięci RAM karty sieciowej, gdzie zapis może realizować

procesor przez magistralę systemową jak i sterownik sieci (nie ma

możliwości śledzenia magistrali sieci). W systemie muszą więc istnieć

układy NCA (

non-cachable access

) uniemożliwiające niektóre zapisy

do pamięci cache.

ORGANIZACJA PAMIĘCI CACHE

Zestaw 1

Strona 1

Strona 0

Zestaw 2

Zestaw 3

Zestaw 4

Zestaw 5

Zestaw 1

Zestaw 2

Zestaw 3

Zestaw 4

Zestaw 5

Zestaw 1

Zestaw 2

Zestaw 3

Zestaw 4

Zestaw 5

Zestaw 1

Zestaw 2

Zestaw 3

Zestaw 4

Zestaw 5

Strona 1

Strona 0

Strona 2

Dane 1

Dane 2

Dane 3

Dane 2

Dane 4

Dane 1

Katalog cache

(TAG-RAM)

Bank cache

Dane 4

Strona

•

Bank danych i katalog pamięci cache

(TAG-RAM)

tworzą

tzw.

(TAG-RAM)

tworzą

tzw.

jednoblokową pamięć asocjacyjną

•

Pamięć cache stanowi jeden blok

podzielony na zestawy

•

Pamięć główna dzielona jest na

strony

rozmiarze

równym

strony

rozmiarze

równym

rozmiarowi bloku pamięci cache.

Strony podobnie jak blok pamięci

cache dzielone są na zestawy

•

Każdy zestaw w pamięci cache ma

swoją pozycję w katalogu (TAG-RAM)

- zawiera adres skąd pochodzi dany

zestaw

•

Każdy zestaw jest wpisywany na

miejsce w pamięci cache do zestawu

o numerze zgodnym z numerem

zestawu w stronie

Pamięć

główna

ORGANIZACJA PAMIĘCI CACHE

•

Bank danych i katalog pamięci cache (TAG-RAM) tworzą

tzw. jednoblokową pamięć asocjacyjną

•

Pamięć cache stanowi jeden blok podzielony na zestawy

•

Pamięć główna dzielona jest na strony o rozmiarze

równym rozmiarowi bloku pamięci cache. Strony

podobnie jak blok pamięci cache dzielone są na zestawy

•

Każdy zestaw w pamięci cache ma swoją pozycję w

katalogu (TAG-RAM) - zawiera adres skąd pochodzi dany

zestaw

•

Każdy zestaw jest wpisywany na miejsce w pamięci

cache do zestawu o numerze zgodnym z numerem

zestawu w stronie

PAMIĘĆ CACHE DRUGIEGO POZIOMU

Pamięć cache (zwłaszcza typu Look-through) możer występować:

•

wewnątrz procesora - pamięć cache pierwszego poziomu (L1-

lovel 1),

•

pamięć zewnętrzna - pamięć drugiego poziomu (L2).

Pamięć tego typu pojawiła się po raz pierwszy w procesorach

80486.

Pamięć L2 jest znacznie większa od L1, dzięki czemu jeśli nie

nastąpiło „trafienie” w pamięci L1 to istnieje duża szansa

trafienia do L2 (oczywiście informacja z pamięci L1 znajduje się w

pamięci L2) - przyspiesza to pracę systemu.

PAMIĘĆ

OPERACYJNA

ZARZĄDCA

MAGISTRAL

ZARZĄDCA

MAGISTRAL

8048

łó

CACHE 1-go poziomu

Blok sterowania

magistralą

ły

ją

ły

ją

CACHE 2-go poziomu

Magistrala lokalna

Układy

logiczne

NCA

Sygnały sterujące

Document Outline

Slide 1
Slide 2
Slide 3
Slide 4
Slide 5
Slide 6
Slide 7
Slide 8
Slide 9
Slide 10
Slide 11
Slide 12
Slide 13
Slide 14
Slide 15
Slide 16
Slide 17
Slide 18
Slide 19
Slide 20
Slide 21
Slide 22
Slide 23
Slide 24
Slide 25
Slide 26
Slide 27
Slide 28
Slide 29
Slide 30
Slide 31
Slide 32
Slide 33
Slide 34
Slide 35
Slide 36
Slide 37
Slide 38
Slide 39
Slide 40
Slide 41
Slide 42
Slide 43
Slide 44
Slide 45
Slide 46
Slide 47
Slide 48
Slide 49
Slide 50
Slide 51
Slide 52
Slide 53
Slide 54
Slide 55
Slide 56
Slide 57
Slide 58
Slide 59
Slide 60
Slide 61
Slide 62
Slide 63
Slide 64
Slide 65
Slide 66
Slide 67
Slide 68
Slide 69
Slide 70
Slide 71
Slide 72
Slide 73
Slide 74
Slide 75
Slide 76
Slide 77
Slide 78
Slide 79
Slide 80
Slide 81
Slide 82
Slide 83
Slide 84
Slide 85
Slide 86
Slide 87
Slide 88
Slide 89

Wyszukiwarka

Podobne podstrony:
Architektura systemów komputerowych ppt
ARCHITEKTURA KOMPUTEROW1A
architektury komputerow v1 1
Architektura Komputera, Informatyka, Płyta Główna
Architektury Komputerów zagadnienia
Architektura komputerów I 16 12 2008
gulczas 2001 opracowanie, Politechnika Wrocławska - Materiały, architektura komputerow 2, egzamin, o
Architektura komputerów I 09 12 2008
Architektura komputerów i systemy operacyjne
Architektura Komputerów wiedza ogólna
ak projekt, Studia, PWR, 4 semestr, Architektura komputerów 2, projekt
02systroz architekturyid 4088 ppt
Tematy cwiczen, Architektóra komputerów
ako pytania zadania cz2 2010, Studia - informatyka, materialy, Architektura komputerów
Architektura komputerów I 25 11 2008
Architektura Komputerow lista 3
AK test, stud, IV semestr, Architektura Komputerow

więcej podobnych podstron

Architektura komputera ppt

Document Outline