Architektura komputerów - ´cwiczenia - lista 3
1. Kod 7-bitowy
(kolejno od najwy˙zszego do najni˙zszego bitu) reprezentuje pewn ˛
a liczb˛e. Podaj
jej warto´s´c je´sli kod ten jest interpretowany jako:
(a) naturalny binarny
(b) uzupełnieiowy do 1
(c) uzupełnieniowy do 2
(d) znak-moduł
(e) zmiennoprzecinkowy w formacie znak-cecha-mantysa: bit znaku ( 0 — „
” ), 4 bity wykładnika w
kodzie „
” i cz˛e´s´c ułamkowa znacznika z przedziału
2. W rejestrach procesora 12-bitowego umieszczono liczby (kolejno od najwy˙zszego bitu):
(a)
oraz
(b)
oraz
Sprawd´z, czy w wyniku ich dodania powstanie sumaryczny nadmiar stałoprzecinkowy dla kodu
i
przeniesienie.
3. Zgodnie z konwencj ˛
a big endian umieszczono w kolejnych lokacjach pami˛eci ( (. . . bb) — adres bajtu)
bajty liczby o zawarto´sci:
(a) (. . . 100) 1001 0100
(. . . 101) 0001 0100
(. . . 110) 0110 1001
(. . . 111) 0111 1001
(b) (. . . 00) 0101 0101
(. . . 01) 1001 0100
(. . . 10) 1110 1001
(. . . 11) 1011 0010
Podaj warto´s´c tej liczby w zapisie szesnastkowym oraz adres jej najni˙zszego półsłowa (2 bajty). Czy
warto´s´c tej liczby w kodzie
jest dodatnia ?
4. Na li´scie rozkazów pewnego procesora wyst˛epuj ˛
a rozgał˛ezienia warunkowe o składni Bcc etykieta uza-
le˙znione od:
(a) wyst ˛
apienia przeniesienia BCS lub jego braku BCC
(b) wyst ˛
apienia nadmiaru BVS lub jego braku BVC
(c) stanu najwy˙zszego bitu słowa BHS/BHC
Napisz program, który przed wywołaniem procedury rozkazem SB etykieta wykona zerowanie rejestru
R3 rozkazem CLR R3 w przypadku gdy wynik odejmowania SUBX R1,R2 nie jest liczb ˛
a ujemn ˛
a. W
razie potrzeby u˙zyj rozkazu NOP (nic nie wykonuj).
5. Dysponuj ˛
ac instrukcjami procesora RISC
! """# $ %
:
sub
Rk,Rm,Rn
; Rn
&
Rk
'
Rm
(ró˙znica liczb w kodzie
)
xor
Rk,Rm,Rn
; Rn
&
Rk
(
Rm
i wiedz ˛
ac, ˙ze rejestr R0 jest tylko odczytywalny i zawiera stał ˛
a 0, zasymuluj instrukcje:
(a) add
Rk,Rm,Rn
; Rn
&
Rk
Rm
(b) and
Rk,Rm,Rn
; Rn
&
Rk
)
Rm
(c) or
Rk,Rm,Rn
; Rn
&
Rk
*
Rm
(d) move
Rk,Rn
; Rn
&
Rk