S P R Z 
T
Sieci o inteligencji rozproszonej -
LonWorks, część 3
Układy wejściowe
Kontynuujemy prezentacjÍ
Tabela 2.
i wyjściowe procesora -
konstrukcji procesorÛw rodziny
Stan pracy węzła Kod stanu Stan diody LED
uniwersalne porty I/O
Neuron, ktÛre opracowaÅ‚a firma
Brak aplikacji 3 świeci
MoÅ‚na je wykorzystywaĘ na wiele rÛÅ‚-
Motorola specjalnie dla sieci i konfiguracji
nych sposobÛw, co pozwala na elastyczne
pochodnych LonWorks. Nie skonfigurowany, 2 błyska
konfigurowaniei sprzÍganie procesoraz roz-
ale ma aplikacjÄ™
W tej czÍÅ›ci artykuÅ‚u skupimy
maitymi urzÄ…dzeniami z otoczenia. Poziom
Skonfigurowany, lecz 6 zgaszona
siÍ na omÛwieniu portÛw I/O,
sygnaÅ‚Ûw na tych wyprowadzeniach moÅ‚na
nie podłączony do sieci
timerÛw i innych moduÅ‚Ûw odczytaĘ i wprowadziĘ do aplikacji jako
W pełni skonfiguro- 4 zgaszona
zmienne. Wyprowadzenia IO4..IO7 posiada-
tworzÄ…cych kompletny procesor.
wany/sprawny
ją programową mołliwośĘ włączenia rezys-
torÛw, tzw. ìpull-upî, natomiast wyprowa-
dzenia IO0..IO3 majÄ… prÄ…dy wyjÅ›ciowe multipleksera licznikÛw/timerÛw;
20mA, przy 0,8V. Pozostałe wyprowadzenia - specjalne (niemaskowane) wyprowadze-
majÄ… standardowÄ… obciÄ…Å‚alnośĘ 1,4mA, przy nie dla celÛw m.in. kontrolnych Service
0,4V. Wszystkie wyprowadzenia (IO0..IO10) pin;
sÄ… w standardzie TTL (z histerezÄ…). Wypro- - port komunikacyjny (maskowany);
wadzenia IO0..IO7 posiadajÄ… poza tym re- - w trybie rÛÅ‚nicowym - wyprowadzenia
jestry zatrzaskowe, taktowane niskim pozio- CP0 lub CP1;
mem logicznym. - w trybie ìwprostî - wyprowadzenie CP0;
- w trybieìSpecial Purposeî- wyprowadze-
Timery/liczniki nie CP3.
Obydwa 16-bitowe timery sÄ… programo- Podczas ìuÅ›pieniaî stan wyjśĘ pozostaje
wane przez rejestry procesora. Jako wejście taki jak przed uśpieniem. Gdy w aplikacji
jednego moÅ‚na wykorzystaĘ jedno z wypro- prÛbuje siÍ wprowadziĘ procesor w stan
wadzeÒ IO4..IO7, natomiast drugi ma wej- uÅ›pienia gdy transmituje on dane do sieci,
Å›cie na wyprowadzeniu IO4, a wyjÅ›cie na to dokoÒczona zostanie operacja sieciowa
IO1 (rys. 10). przed uśpieniem procesora.
W przypadku MC143150 wyjście E (ste-
System taktowania procesora rowanie pamiÍciÄ…) blokuje pamiÍĘ. Gdy na-
SygnaÅ‚ z zewnÍtrznego ukÅ‚adu taktowania stÍpuje ìobudzenieî, procesor uruchamia
jest dzielony w procesorze przez dwa, w ce- oscylator wewnÍtrzny, czeka aÅ‚ on siÍ usta-
lu uzyskania symetrycznego sygnaÅ‚u zegara bilizuje, przeprowadzatest wewnÍtrznyi po-
wewnÍtrznego. SygnaÅ‚zewnÍtrzny moÅ‚e byĘ wraca do normalnego trybu pracy.
generowany zarÛwno z ukÅ‚adu TTL, jak i za
pomocÄ… oscylatora wewnÍtrznego proceso- Watchdog timer
ra, po podÅ‚Ä…czeniu do niego odpowiedniego W celu unikniÍcia bÅ‚ÍdÛw, ktÛre w spo-
kwarcu. PrzyjÍto nastÍpujÄ…ce czÍstotliwoÅ›ci sÛb niekontrolowany mogÅ‚yby wprowadziĘ
standardowe zegara zewnÍtrznego: 10MHz, procesor w pustÄ… pÍtlÍ, wyposaÅ‚ono proce-
5MHz, 2,5MHz, 1,25MHz, 625kHz. sor w trzy timery typu ìWatchdogî. Gdy
system nie wyzeruje licznika w odpowied-
Funkcje dodatkowe niej chwili, nastÍpuje zerowanie procesora.
Procesor mołe zostaĘ programowo wpro- Okres tego timera wynosi ok. 0,84s, dla
wadzony w stan uÅ›pienia, wceluzmniejsze- procesora z zegarem 10MHz (skaluje siÍ od-
nia poboru prÄ…du. W tym trybie zegar we- powiednio do zmiany czÍstotliwoÅ›ci zegara
wnÍtrzny procesora i wszystkie liczniki/ti- zewnÍtrznego). W trybie uÅ›pienia powyÅ‚sze
merysą wyłączone,lecz wszelkieinformacje timery są wyłączone.
wrejestrach(wÅ‚Ä…czniez zawartoÅ›ciÄ… pamiÍci Wyprowadzenie RESET moÅ‚e byĘ stero-
RAM procesora) pozostajÄ… zachowane. wane zewnÍtrznie (ma wÅ‚asne ürÛdÅ‚o prÄ…-
PowrÛt do normalnego trybu pracy moÅ‚e dowe). Wszystkie ukÅ‚ady produkowane
byĘ spowodowany: w technologii 0,8µm majÄ… wbudowany de-
- przez sygnaÅ‚y (maskowane) z dowolnego tektor zaniku napiÍcia LVD (ang. Low Vol-
wejścia IO4..IO7, wybranego za pomocą tage Detect).
Układ zerowania pełni wiele po-
Å‚ytecznych funkcji:
-inicjuje procesor po włączeniu za-
silania;
-nadzoruje stabilizacjÍ pracy pro-
cesora w przypadku wahaÒ zasila-
nia;
-umołliwia odzyskanie programu
w przypadku uszkodzenia danych
czy bÅ‚Ídu we fragmencie aplikacji;
-umoÅ‚liwia w sposÛb kontrolowa-
ny wyłączenie procesora przy za-
niku napiÍcia zasilajÄ…cego.
Rys. 10. Obwody timerów/liczników
Elektronika Praktyczna 2/98
83
S P R Z 
T
Service pin
Tabela 3. Obiekty sterowania bezpośredniego (binarnego).
Pracuje on jednocześnie jako wejście i ja-
ko wyjÅ›cie (sygnaÅ‚ o czÍstotliwoÅ›ci 76Hz). Obiekt Dopuszczalne wartoÅ›ci A
adowane do A
adowane do
1: maskowany ROM 1: maskowany ROM
Słuły do kontroli stanu procesora i jego
2: EEPROM (3120DW/B1DW) 2: EEPROM (3120E2)
identyfikacji w sieci. Doprowadzenie pozio-
Bit input 0, 1 dane binarne 1 1
mu ì0î do tego wyprowadzenia powoduje
wyemitowanie do sieci informacji zawiera- Bit output 0, 1 dane binarne 1 1
jÄ…cej 48-bitowy kod identyfikacyjny proce-
Byte input 0-255 dane binarne 1 1
sora. Podłączenie diody LED umołliwiakon-
Byte output 0-255 dane binarne 1 1
trolÍ stanu procesora - poszczegÛlne stany
Level detect in wykrycie przejścia prze zero 1 1
przedstawiono w tab. 2.
Nibble input 0-15 dane binarne 1 1
Nibble output 0-15 dane binarne 1 1
Uniwersalne Å‚Ä…cze I/O
Procesor mołna podłączyĘ do rozmaitych
Tabela 4. Obiekty łącza transmisji równoległej.
urzÄ…dzeÒ I/O w prosty sposÛb - poprzez
Obiekt Dopuszczalne wartości A
adowane do A
adowane do
odwoÅ‚anie siÍ do biblioteki urzÄ…dzeÒ I/O.
1: maskowany ROM 1: maskowany ROM
Biblioteka ta jest oferowana w formie firm-
2: EEPROM (3120DW/B1DW) 2: EEPROM (3120E2)
ware - czyli związana jest bezpośrednio
Muxbus I/O równoległy, dwukierunkowy port 2 2
z samym procesorem (albo w postaci ROM
z adresowaniem multipleks.
dla MC143120, albo jako zarezerwowana
Parallel I/O równoległy port dwukierunkowy 1 1
przestrzeÒ adresowa zewnÍtrznej pamiÍci
z potwierdzeniem (handshake)
programu dla MC143150). W obrÍbie jednej
aplikacji mołna elastycznie deklarowaĘ 11
Tabela 5. Obiekty Å‚Ä…cza transmisji szeregowej.
pinÛw I/O (deklaracje mogÄ… byĘ odmienne
w rÛÅ‚nych procedurach).
Obiekt Dopuszczalne wartości A
adowane do A
adowane do
W tab. 3..7 przedstawione zostały podsta-
1: maskowany ROM 1: maskowany ROM
wowe obiekty, przy ktÛrych pomocy moÅ‚na 2: EEPROM (3120DW/B1DW) 2: EEPROM (3120E2)
tworzyĘ niezwykle rozbudowane układy do
Bitshift input do 16 bitów danych 1 1
wymiany informacji z otoczeniem.
Bitshift output j.w. 1 2
Olaf Lewiński
I2C do 255 bitów danych transmisja dwukier. 2 2
Magcard input zdekodowane wg. ISO7811 dwie ścieżki 2 2
Przepraszamy Autora za pominiÍcie jego
karty magn.
nazwiska w dwÛch pierwszych czÍÅ›ciach
Magtrack1 zdekodowane wg. ISO3554 dane 1 ścieżki 2 2
artykułu. Redakcja.
karty magn.
Neurowire I/O do 255 danych transmisja dwukierunkowa 1: Master / 2: Slave 1: Master / 2: Slave
Serial input znaki 8-bitowe, 600, 1200, 2400, 4800 bps 1 2
Serial output znaki 8-bitowe, 600, 1200, 2400, 4800 bps 1 2
Touch I/O do 2048 bitów danych wy lub we 2 2
Wiegand input zdekodowany ciąg znaków z czytnika 2 2
kart Wiegand
Tabela 6. Obiekty wejściowe typu timer/licznik.
Obiekt Dopuszczalne wartości A
adowane do A
adowane do
1: maskowany ROM 1: maskowany ROM
2: EEPROM (3120DW/B1DW) 2: EEPROM (3120E2)
Dualscope in. porównanie sygnałów 2 2
Edgelog input wykrycie zmian stanu 2 2
Infrared input zdekodowany strumień danych 2 2
z Å‚Ä…cza podczerwonego
Ontime input szerokość impulsu 0,2µs - 1,678s 1 1
Period input czas trwania sygnaÅ‚u 0,2µs - 1,678s 1 1
Pulsecount in. 0-65535 zbocz, czas 0,839s 1 1
Quadrature in. Ä…16383 wg. kodu Gray'a 1 1
Totalcount in. 0-65535 zbocz 1 1
Tabrla 7. Obiekty wyjściowe typu timer/licznik.
Obiekt Dopuszczalne wartości A
adowane do A
adowane do
1: maskowany ROM 1: maskowany ROM
2: EEPROM (3120DW/B1DW) 2: EEPROM (3120E2)
Edgedivide częstotliwość wy jest wynikiem podziału 1 1
częstotl we przez liczbę
Frequency fala prostokÄ…tna 0,3Hz - 2,5MHz 1 1
Oneshot impulsu w odstÄ™pie 0,2µs - 1,678s 1 1
Pulsecount 0-65535 impulsów 1 1
Pulsewidth impuls o wypełnieniu 0-100% 1 1
Triac opóz
nienie impulsu na wy odpowiednio 1 1
do sygnału na we
Triggercount Impuls wy kontrolowany zliczaniem 1 1
zbocz na we
Elektronika Praktyczna 2/98
84