Elementarne
podzespoły komputera
Wykład nr 5 z Podstaw Informatyki
Zmienna binarna
●
Arytmetyka binarna stanowi podstawę nota-cji wszelkich symboli używanych w technice komputerowej
●
Zmienna binarna to zmienna przyjmująca tylko 2 wartości: 0 i 1 zwane bitami
Słowo binarne
●
Aby zwiększyć liczbę możliwych do przed-stawienia symboli należy zwiększyć liczbę zmiennych binarnych
●
Z grupy n zmiennych binarnym można utwo-rzyć 2 n słów (symboli) binarnych
●
Wartość n jest ściśle określona dla każdej maszyny cyfrowej
●
Zwykle obliczenia są prowadzone na n-bito-wych słowach (słowach maszynowych)
Bramki logiczne
●
Podstawowe elementy konstrukcyjne podzespołów komputera
●
Realizują operacje na pojedynczych bitach
●
Podstawowe bramki:
●
negacja NOT
●
suma logiczna OR
●
iloczyn logiczny AND
●
negacja sumy NOR
●
negacja iloczyny NAND
●
suma modulo 2 XOR
Bramka negacji NOT
●
Funkcja logiczna: y= x
●
Zmiana sygnału wejściowego x na przeciwny x
y
0
1
x
y
1
0
Bramka sumy logicznej OR
●
Funkcja logiczna: z= x y
●
Sygnał wyjściowy y równy 0 tylko gdy jest 0
na obydwu wejściach
x
y
z
0
0
0
x
0
1
1
z
1
0
1
y
1
1
1
Bramka iloczynu logicznego AND
●
Funkcja logiczna: z= x⋅ y
●
Sygnał wyjściowy y równy 1 tylko, gdy na obu wejściach są jedynki
x
y
z
0
0
0
x
0
1
0
z
1
0
0
y
1
1
1
Bramka sumy logicznej NOR
●
Funkcja logiczna: z= x y
●
Sygnał wyjściowy y równy 1 tylko gdy jest 0
na obydwu wejściach
x
y
z
0
0
1
x
0
1
0
z
1
0
0
y
1
1
0
Bramka iloczynu logicznego AND
●
Funkcja logiczna: z= x⋅ y
●
Sygnał wyjściowy y równy 0 tylko, gdy na obu wejściach są jedynki
x
y
z
0
0
1
x
0
1
1
z
1
0
1
y
1
1
0
Bramka sumy modulo 2 XOR
●
Funkcja logiczna: z = x y
●
Sygnał wyjściowy y równy 1 tylko, gdy na dokładnie jednym wejściu jest jedynka x
y
z
0
0
0
x
0
1
1
z
1
0
1
y
1
1
0
Twierdzenia de Morgana
n
n
∑ x
x y= x⋅ y i=∏ xi
i=1
i=1
n
n
∏ x =∑ x
x⋅ y= x y i
i
i=1
i=1
x
y x+y x∙y x+y x∙y
0
0
1
1
1
1
0
1
0
0
1
1
1
0
0
0
1
1
1
1
0
0
0
0
Przerzutnik
●
Układ mający 2 stany stabilne
●
Zmiany stanu z jednego na drugi dokonuje się poprzez krótkotrwały impuls doprowa-dzony do układu z zewnątrz
●
Wykorzystywany do zapamiętywania informacji o pojemności równej 1 bitowi
●
O stanie wyjść przerzutnika decyduje nie tylko aktualny stan jego wejść ale także jego stan poprzedni
Przerzutnik sr
●
Wejście ustawiające s ( set)
●
Wejście zerujące r ( reset)
●
Stan, gdy obydwa wejścia równe 1 niedo-puszczalny
S E T
S
Q
0
0
R CL R Q
0
1
Przerzutnik sr
●
Wejście ustawiające s ( set)
●
Wejście zerujące r ( reset)
●
Stan, gdy obydwa wejścia równe 1 niedo-puszczalny
S E T
S
Q
1
1
R CL R Q
0
0
Przerzutnik sr
●
Wejście ustawiające s ( set)
●
Wejście zerujące r ( reset)
●
Stan, gdy obydwa wejścia równe 1 niedo-puszczalny
S E T
S
Q
0
1
R CL R Q
0
0
Przerzutnik sr
●
Wejście ustawiające s ( set)
●
Wejście zerujące r ( reset)
●
Stan, gdy obydwa wejścia równe 1 niedo-puszczalny
S E T
S
Q
0
0
R CL R Q
1
1
Przerzutnik sr
●
Wejście ustawiające s ( set)
●
Wejście zerujące r ( reset)
●
Stan, gdy obydwa wejścia równe 1 niedo-puszczalny
S E T
S
Q
0
0
R CL R Q
0
1
Budowa przerzutnika sr
q
r
s
s
r
q
q
n
n+1
0
0
0
Budowa przerzutnika sr
q
r
s
s
r
q
q
n
n+1
0
0
0
0
0
0
1
Budowa przerzutnika sr
q
r
s
s
r
q
q
n
n+1
0
0
0
0
0
0
1
1
0
1
0
Budowa przerzutnika sr
q
r
s
s
r
q
q
n
n+1
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
Budowa przerzutnika sr
q
r
s
s
r
q
q
n
n+1
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
Budowa przerzutnika sr
q
r
s
s
r
q
q
n
n+1
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
Budowa przerzutnika sr
q
r
s
s
r
q
q
n
n+1
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
Budowa przerzutnika sr
q
r
s
s
r
q
q
n
n+1
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
0
1
1
1
Budowa przerzutnika sr
q
r
s
s
r
q
q
n
n+1
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
0
1
1
1
0
Przerzutnik jk
S E T
S
Q
j
J SET Q
k
R CL R Q
K CL R Q
j
k
q
q
n
n+1
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
Rejestry
●
Zbiór przerzutników służących do przecho-wywania informacji cyfrowej
●
Rozróżniamy: szeregowe i równoległe
●
Realizacja wpisu do rejestru równoległego:
●
ze wstępnym zerowaniem
●
z wejściem forsowanym
qn-1 qn-2
q1
q0
Q
Q
Q
Q
Q
Q
Q
Q
C
S
L
E
C
S
C
S
C
S
R
T
L
E
L
E
L
E
R
T
R
T
R
T
S
R
S
R
S
R
S
R
sn-1
sn-2
s1
s0
Wpis równoległy
ze wstępnym zerowaniem
Q
Q
Q
Q
C
S
C
S
L
E
R
L
E
T
R
T
S
R
…
S
R
zerowanie
…
wpis
Q
Q
Q
Q
C
S
C
S
L
E
R
L
E
T
R
T
S
R
…
S
R
Wpis równoległy
z wejściem forsowanym
Q
Q
Q
Q
C
S
C
S
L
E
R
L
E
T
R
T
S
R
…
S
R
…
wpis
Q
Q
Q
Q
C
S
C
S
L
E
L
E
…
R
T
R
T
S
R
S
R
Magistrale
●
zbiory przewodów przyłączane odpowiednio w chwili rozpoczynania przesyłu do po-szczególnych wyjść przerzutnika-źródła
●
stosowane dla umożliwienia przesyłów mię-
dzy kilkoma rejestrami
●
sygnał rozchodzi się na magistrali ze skoń-
czoną prędkością
●
magistrala jest tzw. linią długą
Zniekształcenia sygnałów
na magistrali
Sygnał idealny
Sygnał rzeczywisty
Zniekształcenia sygnałów
na magistrali
Sygnał idealny
Sygnał rzeczywisty
Sygnały poziomowe i impulsowe
Sygnał poziomowy
Sygnał impulsowy
Przesyły międzyrejestrowe
A
B
wea
web
wyc
C
(C) → A
wyc, wea
(C) → B
wyc, web
Kodowanie i dekodowanie
●
Dane zapisujemy za pomocą uporządkowa-nych zmiennych binarnych:
●
zbiorowi danych elementarnych odpowiada rów-noliczny zbiór zmiennych binarnych (każdej da-nej elementarnej odpowiada jedna zmienna)
●
zbiorowi danych elementarnych odpowiada kom-binacja zmiennych binarnych (mając n zmiennych binarnych zapiszemy 2n danych elementarnych)
●
Kodowanie i dekodowanie – przejście z jednego sposobu na inny
Koder
0
12
0
3
1
4
5
2
6
7
Dekoder
0
1
0
2
3
1
4
2
5 6
7
Tablica zależności
dla kodera i dekodera
Numer wejścia kodera
z
z
z
2
1
0
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
5
1
0
1
6
1
1
0
7
1
1
1
Równania zmiennych
dla kodera i dekodera
Numer wejścia kodera
z
z
z
2
1
0
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
5
1
0
1
6
1
1
0
7
1
1
1
z = L L L L
L = z ⋅ z ⋅ z 0
0
1
2
0
1
3
5
7
z = L L L L
L = z ⋅ z ⋅ z 1
0
1
2
1
2
3
6
7
....
z = L L L L
2
4
5
6
7
L 7= z 0⋅ z 1⋅ z 2
Realizacja kodera i dekodera z uży-
ciem bramek logicznych
z = L L L L
L = z ⋅ z ⋅ z 0
1
3
5
7
0
0
1
2
z = L L L L
L = z ⋅ z ⋅ z 1
2
3
6
7
1
0
1
2
z = L L L L
....
2
4
5
6
7
L = z ⋅ z ⋅ z 7
0
1
2
L1
L3
z0
L
z1
z
L
5
1
7
L
z
7
2
Podsumowanie
●
Podstawy arytmetyki binarnej
●
Bramki logiczne
●
Przerzutniki
●
Rejestry
●
Magistrale
●
Kodery i dekodery