PODSTAWY TECHNIKI MIKROPROCESOROWEJ Mikrokontrolery C51
P0.0  P0.7 P2.0  P2.7
PORT 0 PORT 0
Vcc PORT LATCH PORT LATCH
GND
PROGRAM
RAM ROM
ADDRESS
REGISTER
BUFFER
STACK
ACCUMULATOR
POINTER
PC
INCREMENTER
TMP 2 TMP 1
INTRRUPT,
ALU
PROGRAM
SERIAL
COUNTUNER
PORT,
TIMER
/PSEN PSW
ALE
DPTR
/EA
RST
PORT LATCH
PORT LATCH
OSC
PORT 1 PORT 3
XTAL1 XTAL2 P1.0  P1.7 P3.0  P3.7
Schemat blokowy mikrokontrolera 8051
1 KATEDRA ELEKTRONIKI
REGISTER
RAM ADDRESS
B
REGISTER
REGISTER
INSTRUCTION
TIMING AND CONTROL
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Mikrokontrolery C51
a) b)
FFFFh FFFFh
Zewn trzna
Pami
Programu
1000h
0FFFh
FFh
Dost pne Dost pne
tylko przez przez
23h
adresowanie adresowanie
bezpo rednie
po rednie
1Bh
(SFR)
80h
13h
7Fh
Dost pne
przez
0Bh
adresowanie
po rednie i
03h
bezpo rednie
00h 00h
/RD /WR /PSEN
Mapy pami ci mikrokontrolera 8051
a) pami ci danych, b) pami ci programu
2 KATEDRA ELEKTRONIKI
Zewn
trzna
Danych
Pami
Pami
Programu
Pami
Programu
Wewn
trzna
Zewn
trzna
Lokalizacja przerwa
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Mikrokontrolery C51
PORT 0 PORT 2
we/wy P0.0 - P0.7 we/wy P2.0 - P2.7
adres A0 - A7 adres A8 - A15
B
ACC
PSW
ROM
RAM
TH2
EPROM
TL2
RCAP2H
RCAP2L
ADRES
T2CON
IP
P3
IE
P2 BUFOR
S
SBUF
F
SCON
R
PCON
P1
TH1
TH0
JEDNOSTKA
TL1
ARYTMETYCZNO
TL0
- LOGICZNA
TMOD
TCON
DPH
DPTR
DPL
SP
P0
LICZNIK
ROZKAZOW
PSEN
UKLADY ALE
EA
KONTROLNE I
RST
TAKTUJ1
CE
PORT 3
PORT 1
we/wy P3.0 - P3.7
we/wy P1.0 - P1.7
OSCYLATOR
funkcje alternatywne
Rejestry Specjalne SFR
3 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Mikrokontrolery C51
" E A - b l o k o w a n i e w s z y s t k i c h p r z e r w a .
E A = 0 a d n e p r z e r w a n i e n i e
m o e b y p r z y j t e . E A = 1 k a d e
P R IO R Y T E T
p r z e r w a n i e m o e b y p r z y j t e
P R ZE R W A N P R IO R Y T E T
p o d w a r u n k i e m , e o d p o w i a d a j c y
E X 0
E X 0 K O LE J N O S C I
m u z n a c z n i k j e s t w s t a n i e 1 .
0 1 O B S LUG I
0
0 P R Z E R W A NIA
IN T 0 0
" X - z a r e z e r w o w a n e .
IE 0
1 na jw yzs zy
(P 3 .2 )
1
" E T 2 - b l o k o w a n i e ( E T 2 = 0 ) l u b
o d b l o k o w a n i e ( E T 2 = 1 ) p r z e r w a n i a
IT 0 P X 0
P X 0
g e n e r o w a n e g o p r z e z l i c z n i k 2 .
E T 0
" E S - b l o k o w a n i e ( E S = 0 ) l u b
0
0
o d b l o k o w a n i e ( E S = 1 ) p r z e r w a n i a
lic znik 0 T F 0 g e n e r o w a n e g o p r z e z p o r t s z e r e g o w y .
1
1
" E T 1 - b l o k o w a n i e ( E T 1 = 0 ) l u b
o d b l o k o w a n i e ( E T 1 = 1 ) p r z e r w a n i a
P X 0
G e n e r o w a n e g o p r z e z l i c z n i k 1 .
E X 1
" E X 1 - b l o k o w a n i e ( E X 1 = 0 ) l u b
0
o d b l o k o w a n i e ( E X 1 = 1 ) p r z e r w a n i a
IN T 1
0
IE 1
z e w n t r z n e g o z w e j c i a I N T 1 .
1
(P 3 .3 )
1
" E T 0 - b l o k o w a n i e ( E T 0 = 0 ) l u b
IT 1
o d b l o k o w a n i e ( E T 0 = 1 ) p r z e r w a n i a
P X 1
g e n e r o w a n e g o p r z e z l i c z n i k 0 .
E T 1
" E X 0 - b l o k o w a n i e ( E X 0 = 0 ) l u b
0
0
o d b l o k o w a n i e ( E X 0 = 1 ) p r z e r w a n i a
lic znik 1 T F 1
z e w n t r z n e g o z w e j c i a I N T 0 .
1
P T 1
E S
" PT2 - licznik 2
R 1
0
0
p o rt
s ze re go w y
" PS - port szeregowy
1
T 1
P S
" PT1 - licznik 1
E T 2
lic znik 1 T F 2
0
0
T 2 E X
" PX1 - przerwanie zewn trzne z
E X F 2
(P 1 .1 )
1
na jnizs zy wej cia INT1
E A L P T 2
E X E N 2
" PT0 - licznik 0
" PX0 - przerwanie zewn trzne z
wej cia INT0
IE EA X ET2 ES ET1 EX1 ET0 EX0 adres 0A8H IP X X PT2 PS PT1 PX1 PT0 PX0 adres 0B8H
4 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Mikrokontrolery C51
AD0-7 /WR ALE XTAL2
A8-15 /RD /PSEN /EA XTAL1
/INT0
P0
J DRO 80C51 /INT1
T0
P1
BEZ PAMI CI
T1
P2 ROM I
TXD
RAM
RXD
P3
AV
REF
AV
DD
AV
SS
STADC
ADC0-7
SDA
SCL
/PWM0
P5
/PWM1
P4
Schemat blokowy mikrokontrolera 80C552
5 KATEDRA ELEKTRONIKI
PROGRAMU
DANYCH
PAMI
8k x 8
ADC
WEWN
TRZNA 8  BITOWA SZYNA
SZEREGOWY
PORTY I/O
PAMI
PODWÓJNY
256k x 8
PORT
I C
2
8  BITOWE
PWM
P4 I P5
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Mikrokontrolery C51
A0 - A15 A0 - A15
ROM RAM
D0 - D7 D0 - D7
/WR
/OE
/OE
/CE
/OEROM
A9 - A15
/OERAM
/WR
/CSRAM
/RD /CS1
D0 - D7
/CS2
/PSEN /CS1
A0, A1
GENEROWANIE SYGNA ÓW CS - POD CZENIE LCD
6 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Mikrokontrolery C51
A8-A15
P2 A8-A14 A8-A14
P0 AD0-AD7 D0-D7 D0-D7
A0-A7 A0-A7 A0-A7
ALE
/CE /CE
/OE /WR /OE /WR /OE /CE
/RD
/WR
HC04
P2/A15
/PSEN
Schemat blokowy zewn trznego rodowiska pracy mikrokontrolera 8051
7 KATEDRA ELEKTRONIKI
EPROM
SRAM
SRAM
62256
62256
27512
74HC573
Bufor
MIKROKONTROLER 8051
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Mikrokontrolery C51
MOVC A, @DPTR.
C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 C1 C2 C3 C4 C5 C6 C7 C8
t
LHLL
t
LLIV
ALE
t
PLPH
t
PLIV
/PSEN
t
LLPL
t t
PLAZ PXIZ
t
AVLL
t t
LLAX1 PXIX
INSTRUCTION
ADDRESS
ADDRESS
PORT0
IN
A0-A7
A0-A7
t
AVIV1
t
AVIV2
ADDRESS A8-A15 ADDRESS A8-A15
PORT2
Cykl odczytu z zewn trznej pami ci programu dla mikrokontrolera
8051
8 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Mikrokontrolery C51
MOVX @DPTR, A.
PIERWSZY CYKL MASZYNOWY DRUGI CYKL MASZYNOWY
INSTRUKCJI INSTRUKCJI
C9
C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 C1 C2 C3 C4 C5 C6 C7 C8 C10 C11 C12
CLK
ALE
/PSEN
/WR
/RD
PORT0
A0-A7 D0-D7 A0-A7 D0-D7
ADRES INSTRUKCJI ODCZYT INSTRUKCJI ADRES DANYCH ODCZYT DANYCH
PORT2
A8-A15 A8-A15
Dwa cykle odczytu z pami ci danych dla mikrokontrolera 8051
9 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Mikrokontrolery C51
A8-A15
P2
P0 AD0-AD7 D0-D7
A0-A7 A0-A7
ALE
/MUX
P4/A16 A16
/EA /OE /WR /CE /OE /CE
/RD
/WR
/PSEN
Schemat blokowy pod czenia zewn trznej pami ci do
mikrokontrolera DS80C390 w trybie pracy 8051
10 KATEDRA ELEKTRONIKI
TC551001
EPROM
74HC573
SRAM
27512
Bufor
MIKROKONTROLER DS80C390
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Mikrokontrolery C51
A8-A18
P4.4-P4.6 P2 A8-A18 A8-A18 A8-A15
P0 D0-D7 D0-D7 D0-D7
A0-A7 A0-A7 A0-A7
/CE /CE
+5V
/MUX
/OE /WR /OE /WR /OE /CE
/EA
/RD
/WR
HC04
P4/A19
/PSEN
Schemat blokowy pod czenia zewn trznej pami ci w trybie
standardowej pracy mikrokontrolera DS80C390
11 KATEDRA ELEKTRONIKI
EPROM
628512
628512
SRAM
SRAM
27512
MIKROKONTROLER DS80C390
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Mikrokontrolery C51
C1 C2 C3 C4 C1 C2
t
PLPH
t
PLIV
/PSEN
t
PXIZ
t
PXIX
INSTRUCTION
PORT0
IN
t
AVIV1
t
AVIV2
PORT2
ADDRESS A8-A15 ADDRESS A8-A15
PORT4
ADDRESS A16-A19 ADDRESS A16-A19
ADDRESS A0-A7
PORT1
PORT4
/CE0-3
Cykl odczytu z pami ci programu bez multipleksacji szyny adresowej/
danych dla mikrokontrolera DS80C390
12 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Mikrokontrolery C51
OSTATNI CYKL PIERWSZY CYKL DRUGI CYKL PIERWSZY CYKL
POPRZEDNIEJ MASZYNOWY MASZYNOWY NAST PNEJ
INSTRUKCJI INSTRUKCJI INSTRUKCJI INSTRUKCJI
C2 C2 C2 C2
C1 C3 C4 C1 C3 C4 C1 C3 C4 C1 C3 C4
CLK
/PSEN
/RD
/WR
PORT0
D0-D7 D0-D7 D0-D7
ODCZYT ODCZYT
INSTRUKCJI DANYCH
PORT2
A8-A15 A8-A15 A8-A15 A8-A15
/CE0-3
/PCE0-3
PORT4
A16-A19 A16-A19 A16-A19 A16-A19
PORT1
A0-A7 A0-A7 A0-A7 A0-A7
Cykle odczytu z zewn trznej pami ci danych bez multipleksacji szyny
adresowej/ danych dla mikrokontrolera DS80C390
13 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Mikrokontrolery C51
OSTATNI CYKL PIERWSZY CYKL DRUGI CYKL PIERWSZY CYKL
POPRZEDNIEJ MASZYNOWY MASZYNOWY NAST PNEJ
INSTRUKCJI INSTRUKCJI INSTRUKCJI INSTRUKCJI
C2 C2 C2 C2
C1 C3 C4 C1 C3 C4 C1 C3 C4 C1 C3 C4
CLK
/PSEN
/RD
/WR
PORT0
D0-D7 D0-D7 D0-D7
ODCZYT ZAPIS
INSTRUKCJI DANYCH
PORT2
A8-A15 A8-A15 A8-A15 A8-A15
/CE0-3
/PCE0-3
PORT4
A16-A19 A16-A19 A16-A19 A16-A19
PORT1
A0-A7 A0-A7 A0-A7 A0-A7
Cykle zapisu do zewn trznej pami ci danych bez multipleksacji szyny adresowej/ danych dla
mikrokontrolera DS80C390
14 KATEDRA ELEKTRONIKI