PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
RS-232  prosty, do wiekowy, standardowy interfejs szeregowy, s u cy do
komunikacji pomi dzy urz dzeniem nadrz dnym, a peryferyjnym.
I2C  nterfejs b d cy poprzednikiem innych wspó czesnych interfejsów
szeregowych w tym CAN. Pozwala na szybk komunikacj (do
100kB/s).
SPI  interfejs o mo liwo ciach i w a ciwo ciach podobnych do I2C, o wi kszej
szybko ci transmisji danych si gaj cej kilka MB/s. Stworzony przez
Motorol , obecnie jest do cz sto wykorzystywany przez innych
producentów. Interfejs ten zosta standardowo wbudowany w wiele
mikrokontrolerów.
D2BUS  Interfejs Digital Data Bus opracowany przez firm Philips, stworzony
z my l o czeniu niewielkiej liczbie urz dze na ma ym obszarze,
umo liwiaj cy transmisj danych z szybko ci 100kbit/s pomi dzy
urz dzeniami oddalonymi od siebie o 150m. Pozwala zaadresowa
1 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
4096 jednostek. Jako medium transmisyjne najcz ciej u ywa si pary
skr conych przewodów, lub kabla koncentrycznego.
Do g ównych cech magistrali D2BUS, które zreszt
upodabniaj ten interfejs do CAN nale :
" Mo liwo przej cia i utrzymania kontroli przez którekolwiek z
urz dze wyposa onych w tak mo liwo ,
" Od czenie urz dzenia, lub pod czenie do magistrali nowego, nie
wp ywa na komunikacj pomi dzy pozosta ymi urz dzeniami w sieci,
" Zak ócenia na magistrali nie powoduj b dów w transmisji,
" transmisja przez D2C odbywa si przy wykorzystaniu urz dze typu
master i slave oraz procedury arbitra u.
2 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
IEEE1394  interfejs cztero  przewodowy, oferuj cy system plug and play,
mo liwo od czania i do czania nowych urz dze do sieci  na
gor co , szybko przesy u 400MB/s, bezpieczny protokó , oraz
mo liwo gwarantowanej szybko ci transferu i opó nie . Inne wa ne
cechy IEE1394 to mo liwo po czenia 63 urz dze bezpo rednio do
jednej linii (z mo liwo ci rozszerzenia jej samej do 1024 linii), du a,
256 bajtowa, przestrze adresowa, regulowane parametry i niski koszt
okablowania.
USB  Zaawansowany interfejs szeregowy, opracowany g ównie z my l o
wykorzystaniu w komputerach klasy PC, realizuj cy koncepcj plug and
play w odniesieniu do sieci urz dze zewn trznych. Mo e obs ugiwa
maksymalnie do 127 urz dze peryferyjnych, stosuj c du szybko
transmisji danych  1,5Mbit/s w przypadku obni onej pr dko ci i
12Mbit/s przy pr dko ci pe nej.
3 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
RS485  klasyczny, jedno  przewodowy interfejs szeregowy ze sterownikami
wykonanymi standardowo w postaci otwartego kolektora. Mo e
pracowa na dystansach si gaj cych kilkuset metrów z wieloma
urz dzeniami.
RS-422, RS-422A  rozwi zanie o szybkiej transmisji na du e odleg o ci. Od
1975 roku rozpowszechniany jako interfejs dla nadrz dnych systemów
komputerowych. Du a szybko (od 100kbit/s do 10Mbit/s) uzyskana
zosta a dzi ki pe nej symetryzacji cza (ró nicowy nadajnik,
dwuprzewodowy, zrównowa ony tor transmisyjny, odbiornik o
ró nicowym obwodzie wej ciowym).
HART  System otwarty, umo liwiaj cy jednoczesn komunikacj cyfrow i
analogow . Sygna cyfrowy, b d cy z o eniem dwóch cz stotliwo ci
zosta na o ony na analogowy sygna pr dowy (4  20mA). Dwie
4 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
cz stotliwo ci sygna u cyfrowego, o warto ciach 1200Hz i 2200Hz,
reprezentuj niski i wysoki poziom sygna u.
LONWORK  sie sk adaj ca si z inteligentnych, pojedynczych w z ów,
komunikuj cych si przez dowolne medium transmisyjne ( wiat owód,
kabel koncentryczny, skr tka, fale radiowe, sie energetyczna).
Konstruktorzy protoko u po o yli g ówny nacisk na unikanie
prze adowania oraz na zminimalizowanie prawdopodobie stwa
wyst pienia kolizji. Do najwi kszych zalet interfejsu LONWORK nale
wspieranie wyst powania wielu kana ów komunikacyjnych jednej sieci
oraz zgodno protoko u z modelem ISO/OSI, co czyni system otwartym
dla po cze z innymi systemami i aplikacjami.
5 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
CS - chip select - wybór uk adu. Podanie stanu 1 powoduje uaktywnienie pami ci EEPROM,
SK - serial clock - zegar transmisji. Impulsy podawane na to wej cie taktuj przesy anie danych,
DI - data input - wej cie danych,
DO -data output - wyj cie danych,
CS
SK
DI
A5 A0
1 1 0 ...
DO
0 ... D0
D15
6 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
8-bitowy interfejs SMI.
INTERNAL DATA BUS
S
K
8-bit SIO
CNTRL
REGISTER
Bt7Ot* Bt 6 Bt 5 Bt 4 Bt 3 Bt 2 Bt 1 Bt 0
i u i i i i i i i
S
O
(MB (LS)
S) B
t t t t t t t t
CLOCK CLOCK tc
SELECIOR PRESCALER
Bt7Ot* Bt 6 Bt 5 Bt 4 Bt 3 Bt 2 Bt 1 Bt 0
i u i i i i i i i
S
I
(MB (LS)
S) B
SO SK SI
 slave MB89620 komputer PC master
SO = 1
CS = 1
START
SO = 1
START
CS=0
SO=0
N
N
time
SI=0
N -out
N T T
T time
SI=0
-out
SO=0
T
N
T N
time koniec Przesanie
-out transmisji jednego bajtu
T
SO=1 SO=1
STOP STOP
7 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
RS 232
NADAWANIE
TX
wpis do
SBUF
S1P1
NADAWANIE
DANE
TAKT
bit startu
D1 D2 D3 D4 D5 D6
D0 D7 D8 bit
stopu
TI
ODBIÓR
kasowanie dzielnika:16
RX
bit startu bit
D0 D1 D2 D3 D4 D5 D6 D7 D8
RXD
stopu
detektor bitów
TAKT
RI
Przebiegi sygnalów dla portu szeregowego pracuj1
w trybie 2 i 3.
cego
8 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
Terminologia I2C
Cecha W a ciwo ci
Transmiter Urz dzenie wysy aj ce dane
Receiver Urz dzenie odbieraj ce dane
Master Urz dzenie inicjuj ce transfer,
wysy aj ce sygna zezwolenia i
przerywaj ce transfer
Slave Urz dzenie zaadresowane przez master
Multi  master Urz dzenie, które wraz z innym w tym
samym czasie próbuje przej kontrol
Arbitration Procedura, pozwala upewni si , e je li
wi cej ni jedno urz dzenie próbuje
przej kontrol , tylko jedno z nich
otrzymuje zezwolenie
Synchronization Procedura synchronizacji cz stotliwo ci
sygna ów dwóch lub wi cej urz dze
9 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
Przyk ad konfiguracji systemu I2C u ywaj cego dwóch mikrokontrolerów.
W czenie do sieci I2C urz dze pracuj cych w trybie Standard i Fast.
Transfer bitów w
I2C.
10 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
Warunki
 Start i  Stop
Transfer danych
w I2C.
Realizacja
potwierdzenia.
11 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
Format danych nadawanych przez transmituj ce urz dzenie master.
Format adresu przy adresowaniu General Call.
12 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
Najwa niejsze zalety interfejsu CAN:
" zastosowanie mi dzynarodowego standardu ISO/OSI;
" wysoka niezawodno w warunkach du ych zak óce ; zaawansowana detekcja
b dów; wysoka odporno na zak ócenia elektromagnetyczne; automatyczna
retransmisja wiadomo ci, w których wykryto b dy;
" mo liwo pracy w systemach czasu rzeczywistego; niewielkie rozmiary pojedynczych
wiadomo ci; ma e opó nienia; wykorzystanie arbitra u;
" wysoki stopie bezpiecze stwa danych;
" du a elastyczno ; liczba urz dze jest ograniczona wy cznie przez warstw fizyczn
physical layer; mo liwo modyfikacji uk adu (np. usuwania lub do czania nowych
ko cówek) bez naruszenia komunikacji pomi dzy istniej cymi urz dzeniami;
" du a przepustowo szyny;
" system otwarty, mo liwo atwej rozbudowy;
" niski koszt; wysoki wspó czynnik mo liwo ci do ceny oraz niskie koszty pary
przewodów potrzebnych do transmisji w porównaniu z wcze niejszymi
rozwi zaniami;
" du a baza elementów;
13 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
Warstwa fizyczna - protokó CAN u ywa kodowania NRZ (Non-
Return-to-Zero)
Warstwa cza danych - protokó CAN realizuje zasad dost pu
zbiorowego przy wykorzystaniu nie
destrukcyjnego arbitra u.
Arbitra - ma miejsce w warstwie cza danych. Ka de urz dzenie,
które w danym momencie transmituje
wiadomo (czyli próbuje wymusi na linii
konkretny stan), sprawdza na bie co stan
linii.
14 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
Pe nofunkcyjne kontrolery CAN
Budowa
pe nofunkcyjnego
kontrolera CAN.
Struktura
podstawowego
kontrolera CAN.
15 KATEDRA ELEKTRONIKI
PODSTAWY TECHNIKI MIKROPROCESOROWEJ Interfejsy szeregowe
Ramka
standardowa
protoko u CAN.
Ramka
rozszerzona
protoko u CAN.
Pola Arbitra u (Arbitration Field), sk adaj cego si z Pola Identyfikacji
(Identifier Field - 11bitów) oraz bitu Remote Transmission Request (RTR).
16 KATEDRA ELEKTRONIKI