Cyfrowy oscyloskop/analizator stanów logicznych
P R O J E K T Y
Cyfrowy
oscyloskop/analizator
stanów logicznych,
część 1
AVT-529
O oscyloskopach cyfrowych
juł wielokrotnie pisaliśmy na
Å‚amach Elektroniki
Praktycznej. Prezentowaliśmy
projekty zarÛwno
WartoÅ›ci parametrÛw i cechy PoniewaÅ‚ ADC prÛbkuje sygnaÅ‚
zaawansowane technicznie
funkcjonalne prezentowanego oscy- wejściowy, mołe wystąpiĘ zjawis-
i kosztowne w realizacji -
loskopu pozwalają zaliczyĘ go do ko aliasingu. Polega ono na tym,
komercyjne, jak i tanie,
przyrzÄ…dÛw tanich i dobrych. Å‚e z jednego zestawu prÛbek moÅ‚-
o prostej budowie - dla
Oscyloskop jest wyposaÅ‚ony na odtworzyĘ nieskoÒczenie wiele
elektronikÛw amatorÛw.
w cztery kanaÅ‚y o 8-bitowej roz- rÛÅ‚nych sygnaÅ‚Ûw. Dla przykÅ‚adu,
W projekcie przedstawionym dzielczoÅ›ci (w osi Y) i czÍstotli- na rys. 1 przedstawiono dwa
woÅ›ci prÛbkowania 100 MHz. KaÅ‚- moÅ‚liwe przebiegi sinusoidalne
w artykule starano siÍ
dy z kanaÅ‚Ûw moÅ‚e byĘ niezaleÅ‚- skonstruowane w oparciu o ten
zastosowaĘ niektÛre
nie zamieniony w 8-bitowy anali- sam zestaw prÛbek sygnaÅ‚u.
rozwiÄ…zania konstrukcyjne
zator stanÛw logicznych. Godna Okazuje siÍ jednak, Å‚e jeÅ‚eli
tych pierwszych zachowujÄ…c
uwagi jest duÅ‚a pojemnośĘ pamiÍ- wiadomo, Å‚e sygnaÅ‚ wejÅ›ciowy
dostÍpnośĘ i walory
ci prÛbek (po 64k prÛbek na nie zawieraÅ‚ Å‚adnej skÅ‚adowej
edukacyjne tych drugich.
kanaÅ‚). UkÅ‚ad wyzwalania jest o czÍstotliwoÅ›ci wyÅ‚szej niÅ‚ poÅ‚o-
Rekomendacje:
w peÅ‚ni cyfrowy, co gwarantuje wa czÍstotliwoÅ›ci prÛbkowania, to
zaawansowany technicznie
powtarzalnośĘ wyświetlania wyni- istnieje dokładnie jedna mołli-
przyrząd umołliwi wszystkim
kÛw. PrzyrzÄ…d wspÛÅ‚pracuje wośĘ odtworzenia tego sygnaÅ‚u
konstruktorom poznanie
z komputerem przez port RS232 z prÛbek. Z tego wynika, Å‚e jeÅ‚eli
najnowszych rozwiÄ…zaÒ i wymaga pojedynczego napiÍcia przed prÛbkowaniem zostanÄ… od-
zasilania 5 V. Został zaprojekto- filtrowane z sygnału wejściowego
konstrukcyjnych oscyloskopÛw
wany tak, aby zapewniĘ moÅ‚li- wszystkie skÅ‚adowe o czÍstotliwoÅ›-
cyfrowych.
woÅ›ci jego rozbudowy (ma budo- ci wiÍkszej od poÅ‚owy czÍstotli-
wÍ moduÅ‚owÄ…). woÅ›ci prÛbkowania, to istnieje
W tej czÍÅ›ci artykuÅ‚u zostanie pewnośĘ jednoznacznego odtwo-
omÛwiona budowa oscyloskopu rzenia ksztaÅ‚tu sygnaÅ‚u wejÅ›cio-
cyfrowego. wego. To uzasadnia wprowadze-
nie do układu oscyloskopu kolej-
Jak działa oscyloskop nego bloku do proponowanego
cyfrowy schematu, a mianowicie filtru AA
Podstawowym elementem kałde- (antialias filter). Niestety, przy
go cyfrowegosystemu pomiarowego, 100 MHz ten filtr realizuje siÍ
w tym i oscyloskopu, jest przetwor- w technice w pełni analogowej
nik analogowo-cyfrowy (ADC - Ana- (poniewał jego cyfrowa realizacja
log to Digital Converter). wymagaÅ‚aby prÛbkowania sygnaÅ‚u
W prezentowanym oscyloskopie wejÅ›ciowego z jeszcze wiÍkszÄ…
ukÅ‚ad ADC moÅ‚e byĘ zastÄ…piony czÍstotliwoÅ›ciÄ…). Co za tym idzie,
blokiem wejśĘ cyfrowych w celu trudne jest skonstruowanie bloku
zapamiÍtywania stanÛw logicznych. o duÅ‚ym tÅ‚umieniu powyÅ‚ej
Elektronika Praktyczna 10/2003
14
Cyfrowy oscyloskop/analizator stanów logicznych
datku, korzystanie z magistrali W oscyloskopie wprowadzo-
komputera wymagałoby skonstru- no mołliwośĘ oddzielnego wyzwa-
owania karty (wkÅ‚adanej do obu- lania w kaÅ‚dym z kanaÅ‚Ûw, a tak-
dowy komputera) zgodnej z dosyĘ Å‚e wyboru wzorca bitÛw (bit
skomplikowanym standardem PCI. pattern) zamiast poziomu i zbo-
Z tego jednoznacznie wynika, Å‚e cza, przy ktÛrym nastÄ…pi wyzwo-
Rys. 1. Ilustracja zjawiska aliasingu
prÛbki najÅ‚atwiej jest przechowy- lenie. Jest to konieczne w przy-
przy nieodpowiedniej częstotliwości
waĘ w pamiÍci znajdujÄ…cej siÍ padku rejestracji stanÛw logicz-
próbkowania
niedaleko ADC. W pierwszej chwi- nych. Układ wyzwalania jest jed-
li nasuwa siÍ pomysÅ‚ wykorzys- nym z bardziej zÅ‚oÅ‚onych blokÛw
50 MHz i maÅ‚ym tÅ‚umieniu poni- tania pamiÍci kolejkowej FIFO oscyloskopu.
łej 50 MHz, zatem dopuszczono (First In, First Out). Mołna by Na koniec naleły przypomnieĘ
istnienie szerokiego pasma przej- włączaĘ wstawianie danych do o roli zegara w oscyloskopie cyf-
ściowego i ograniczono ułyteczne kolejki przez jakiś czas po wy- rowym. Sygnał zegara jest ko-
pasmo oscyloskopu do 35 MHz. zwoleniu oscyloskopu. Niestety, nieczny we wszystkich blokach
Od oscyloskopu oczekuje siÍ, takie rozwiÄ…zanie pozbawiÅ‚oby os- ukÅ‚adu: od przetwornika analogo-
Å‚e umoÅ‚liwi prowadzenie pomia- cyloskop cyfrowy jednej z jego wo-cyfrowego po bufor prÛbek.
rÛw w szerokim zakresie napiÍĘ. istotnych zalet: moÅ‚liwoÅ›ci przeÅ›- PoniewaÅ‚ szum fazowy zegara
UkÅ‚ady ADC pracujÄ…ce przy 100 ledzenia, co dziaÅ‚o siÍ przed (niewielkie przesuniÍcia w czasie
MHz rzadko majÄ… wbudowany momentem wyzwolenia. Dlatego aktywnych zboczy w czasie, czÍs-
wzmacniacz o programowalnym w przedstawionym projekcie za- to określane mianem jittera) jest
wzmocnieniu (PGA, Programmab- proponowano ułycie zwykłej pa- w szybkich układach istotną skła-
le Gain Amplifier), trzeba wiÍc miÍci statycznej RAM, jaka np. dowÄ… caÅ‚kowitego szumu (m.in.
taki wzmacniacz dodaĘ. Blok PGA byÅ‚a uÅ‚ywana w pamiÍci podrÍcz- poprzez nierÛwnomiernośĘ rozÅ‚o-
jest umieszczony przed filtrem nej (cache) procesorÛw klasy Pen- Å‚enia prÛbek ADC), a nawet moÅ‚e
AA. PowÛd takiego postÍpowania tium. Dane sÄ… zapisywane do spowodowaĘ nieprawidÅ‚owe dzia-
jest nastÍpujÄ…cy: filtr AA zawiera pamiÍci w sposÛb ciÄ…gÅ‚y przed Å‚anie ukÅ‚adu przez skrÛcenie nie-
elementy aktywne, a co za tym wyzwoleniem, a takÅ‚e przez okreÅ›- ktÛrych cykli zegara (rys. 2), to
idzie moÅ‚e wprowadzaĘ znie- lony czas po nim. zarÛwno wybÛr ukÅ‚adu taktujÄ…ce-
ksztaÅ‚cenia nieliniowe przy ma- Korzystanie z takiej pamiÍci go, jak i prowadzenie sygnaÅ‚u ze-
łych sygnałach. Ponadto, kałdy nieco komplikuje układ sterujący, gara powinno byĘ dokonywane
blok dodaje do sygnaÅ‚u pewne wymaga bowiem, aby oprÛcz syg- z najwyÅ‚szÄ… uwagÄ….
szumy. JeÅ‚eli sygnaÅ‚ jest maÅ‚y, to naÅ‚Ûw zapisu byÅ‚y generowane Dobrej jakoÅ›ci zegar powinien
stosunek szumu do sygnału jest adresy. takłe mieĘ kontrolowane przesu-
stosunkowo duÅ‚y, a szumy sÄ… Zdecydowano siÍ wykorzystaĘ niÍcie fazy miÍdzy blokami ukÅ‚a-
wzmacniane razem z sygnaÅ‚em. typowÄ… pamiÍĘ statycznÄ…, a nie du (clock skew). Zignorowanie
Za przetwornikiem ADC znaj- dwuportowÄ…. Ten wybÛr byÅ‚ po- tego wymagania moÅ‚e spowodo-
dujÄ… siÍ ìczystoî cyfrowe bloki dyktowany cenÄ… pamiÍci dwupor- waĘ, Å‚e aktywne zbocze sygnaÅ‚u
oscyloskopu i to od nich zaleÅ‚Ä… towych o krÛtkim czasie dostÍpu zegara przybÍdzie do przerzutni-
moÅ‚liwoÅ›ci funkcjonalne oscylos- i duÅ‚ej pojemnoÅ›ciach. kÛw np. o 1 ns pÛüniej niÅ‚ dane,
kopu. Przy maÅ‚ych czÍstotliwoÅ›- Poza omÛwionymi blokami, co moÅ‚e spowodowaĘ przekÅ‚ama-
ciach prÛbkowania (<1 MHz) moÅ‚- kaÅ‚dy oscyloskop musi zawieraĘ nia wartoÅ›ci niektÛrych bitÛw.
na stosowaĘ do tego celu mikro- układ wyzwalający. Musi on Schemat blokowy oscyloskopu
kontrolery bÄ…dü wrÍcz bezpoÅ›red- umoÅ‚liwiaĘ co najmniej wybÛr cyfrowego przedstawiono na rys.
nio podÅ‚Ä…czyĘ przetwornik do zbocza, na ktÛrym oscyloskop zo- 3. Wyraünie widaĘ, Å‚e moÅ‚na na
komputera PC. Niestety, te tanie stanie wyzwolony, a takÅ‚e przy- nim wyrÛÅ‚niĘ bloki ukÅ‚adÛw ana-
i proste rozwiÄ…zania (jak na przy- najmniej zgrubny wybÛr poziomu logowych i bloki cyfrowe. Takie
kÅ‚ad oscyloskop opisany w EP9/ wyzwalania. To, czy wyzwalanie rozrÛÅ‚nienie jest konieczne, po-
2003) nie mogÄ… byĘ wykorzystane zostanie zaimplementowane niewaÅ‚ do blokÛw analogowych
przy prÛbkowaniu z czÍstotliwoÅ›- w dziedzinie cyfrowej, czy analo- stosujÄ… siÍ inne zasady projekto-
cią 100 MHz, bowiem wymagana gowej, zaleły od projektanta. Za- wania nił do cyfrowych. Układy
szybkośĘ transferu danych z ADC letą cyfrowej metody wyzwalania cyfrowe generują szum w.cz.
jest ogromna. jest precyzja i powtarzalnośĘ. w związku ze stromymi zboczami
Opisywany w artykule oscylo-
skop gromadzi paczki danych po
32 bity co 10 ns, co daje Å‚Ä…cznie
3,2 Gb/s wymaganej przepusto-
wości. Naleły podkreśliĘ, łe ła-
den standard magistrali w kompu-
terze PC nie jest w stanie utrzy-
maĘ takiego transferu przez dłuł-
szy czas. Na przykład, maksymal-
na przepustowośĘ magistrali PCI33
wynosi zaledwie 1,0 Gb/s. W do-
Rys. 2. Szum fazowy (jitter) zegara
Elektronika Praktyczna 10/2003
15
Cyfrowy oscyloskop/analizator stanów logicznych
Rys. 3. Schemat blokowy oscyloskopu
sygnaÅ‚Ûw. Ten szum czÍsto pro- V). PrzeÅ‚Ä…czniki zostaÅ‚y zrealizo- Przetwornik analogowo-cyfrowy
paguje siÍ przez obwody zasila- wane za pomocÄ… jednego ukÅ‚adu FunkcjÍ ADC peÅ‚ni ukÅ‚ad po-
nia. W projekcie kaÅ‚dy z blokÛw ADG333 firmy Analog Devices. dwÛjnego, 8-bitowego przetworni-
umieszczono na oddzielnej płytce Nie wykorzystano wbudowanego ka AD9288BST-100. Zawiera on
z oddzielnym zasilaniem, dziÍki w te ukÅ‚ady ogranicznika sygnaÅ‚u, w swojej strukturze ukÅ‚ad prÛbku-
czemu wraÅ‚liwe ukÅ‚ady analogo- poniewaÅ‚ filtr antialiasingowy, jÄ…co-pamiÍtajÄ…cy. SzczegÛlnÄ… cechÄ…
we sÄ… odseparowane od ürÛdeÅ‚ znajdujÄ…cy siÍ za wzmacniaczem ukÅ‚adu AD9288 jest niski pobÛr
szumu. PGA, pracuje przy pełnym zakre- mocy (90 mW na kanał) i poje-
sie napiÍĘ zasilania i nie ma dyncze napiÍcie zasilania 3,3 V.
Połączenie z komputerem potrzeby ograniczania sygnału Dane wyjściowe przetwornika
PC przed filtrem. mogą byĘ w formacie uzupełnie-
Poniewał karta oscyloskopu nie nia do 2 (-128...127) lub natural-
została wyposałona w wyświet- Filtr antialiasingowy nego kodu binarnego (0...255).
lacz, funkcje interfejsu graficznego W filtrze antialiasingowym Wybrano pierwszy format, dziÍki
uÅ‚ytkownika muszÄ… byĘ zrealizo- zastosowano szczegÛlnego typu czemu dane wyjÅ›ciowe naturalnie
wane na doÅ‚Ä…czonym do oscylo- wzmacniacz, ktÛry nie byÅ‚ dotÄ…d odpowiadajÄ… bipolarnemu prze-
skopu komputerze. Karta oscylos- przedstawiany na łamach EP. Jest biegowi na wejściu ADC.
kopu komunikuje siÍ z systemem to wzmacniacz w peÅ‚ni rÛÅ‚nico-
nadrzÍdnym przez port RS232. wy, a wiÍc taki, ktÛry oprÛcz WejÅ›cia cyfrowe
PomiÍdzy matrycÄ… FPGA zbiera- rÛÅ‚nicowego wejÅ›cia jest takÅ‚e WejÅ›cia cyfrowe sÄ… poÅ‚Ä…czone
jÄ…cÄ… prÛbki i magistralÄ… I2C steru- wyposaÅ‚ony w rÛÅ‚nicowe wyjÅ›cie. z ukÅ‚adem poprzez dwa 16-bitowe
jÄ…cÄ… ukÅ‚adami analogowymi a por- PotencjaÅ‚ Å›rodkowy (odpowiadajÄ…- translatory poziomÛw IDT
tem RS232 pośredniczy wbudowa- cy w klasycznym wzmacniaczu 74LVC16240. Poniewał cały układ
ny w urzÄ…dzenie mikrokontroler. rÛÅ‚nicowym wyjÅ›ciu zerowemu) cyfrowy jest zasilany napiÍciem
moÅ‚na ustawiĘ przez podÅ‚Ä…czenie 3,3 V, a wiele sygnaÅ‚Ûw spotyka-
Realizacja blokÛw jednej z nÛÅ‚ek do ürÛdÅ‚a napiÍcia nych w typowych ukÅ‚adach ma
Wzmacniacz o programowalnym odniesienia. Wykorzystanie takie- poziomy np. TTL, taki układ
wzmocnieniu (PGA) go elementu było podyktowane pośredniczący jest konieczny. Od-
GÅ‚Ûwnym elementem wzmac- wyborem ADC. Zastosowany prze- biorniki ukÅ‚adu 74LVC16240 mogÄ…
niacza PGA jest ukÅ‚ad scalony twornik analogowo-cyfrowy wy- pracowaĘ zarÛwno przy napiÍciu
THS7002 firmy Texas Instruments. maga rÛÅ‚nicowego sygnaÅ‚u na wej- 5 V jak i 3,3 V (jest to cecha
Jest to dwukanaÅ‚owy PGA z przed- Å›ciu. Wzmacniacz w peÅ‚ni rÛÅ‚ni- wszystkich ukÅ‚adÛw wykonanych
wzmacniaczem o paÅ›mie 70 MHz cowy jest wiÍc idealnym rozwiÄ…-
(schemat blokowy pokazano na zaniem.
rys. 4). Filtr AA jest zbudowany w
Układ THS7002 pozwala na oparciu o wzmacniacz THS4150
tłumienie sygnału w zakresie do firmy Texas Instruments. Jest to
22 dB lub wzmocnienie do 20 dB. filtr aktywny trzeciego rzÍdu. Jed-
Dodatkowo umieszczono na pÅ‚yt- noczeÅ›nie obwÛd ten wprowadza
ce ukÅ‚ad pozwalajÄ…cy na przeÅ‚Ä…- 12 dB tÅ‚umienia (napiÍciowo -
czanie wzmocnienia przedwzmac- cztery razy), tak łe sygnał z po-
niacza miÍdzy 0 dB a 40 dB, co ziomu -12...+12 V jest zmniejszany
Å‚Ä…cznie daje maksymalne wzmoc- do poziomu -3...+3 V, bezpiecz-
Rys. 4. Schemat jednego kanału
nienie 60 dB (napiÍciowo 1000V/ nego dla przetwornika ADC.
układu THS7002
Elektronika Praktyczna 10/2003
16
Cyfrowy oscyloskop/analizator stanów logicznych
Rys. 5. Schemat blokowy systemu wyzwalania
w technologii LVCMOS), co za- sygnałem tryb). Wyzwalanie wzor- buforowej, a takłe odliczanie cza-
pewnia poÅ‚Ä…danÄ… elastycznośĘ cem bitÛw wymaga okreÅ›lenia, su, jaki ma upÅ‚ynąĘ miÍdzy wy-
korzystania z oscyloskopu pracu- ktÛre bity sÄ… istotne (maska) oraz zwoleniem ukÅ‚adu a zakoÒczeniem
jącego w trybie rejestratora-anali- wartości, przy jakich układ ma zbierania danych.
zatora stanÛw logicznych. zostaĘ wyzwolony (wartośĘ). Sto- W opisywanym oscyloskopie
sunkowo rzadko spotykanÄ… wÅ›rÛd ukÅ‚ad sterujÄ…cy odpowiada takÅ‚e
Multipleksery wejśĘ analizatorÛw cechÄ…, w jakÄ… wypo- za kontrolÍ odczytu danych z pa-
WejÅ›cia cyfrowe i analogowe saÅ‚ono ukÅ‚ad wyzwalania, jest miÍci buforowej po dokonaniu
mogą byĘ wybierane dla kałdego zdolnośĘ do negacji warunku wy- pomiaru.
kanału niezalełnie. Słułą do tego zwalania tak, łe jest mołliwe Podstawowym elementem blo-
multipleksery wejśĘ. Ze wzglÍdu reagowanie nie tylko na pojawie- ku sterowania jest 16-bitowy licz-
na zmniejszenie liczby ukÅ‚adÛw nie siÍ odpowiedniej sekwencji nik adresowy (rys. 6), zliczajÄ…cy
scalonych i zachowanie duÅ‚ej bitÛw na wejÅ›ciu oscyloskopu, ale w przÛd. Jego inkrementacja
szybkoÅ›ci pracy multipleksery zo- takÅ‚e na jej znikniÍcie. nastÍpuje pod wpÅ‚ywem sygnaÅ‚u
stały zintegrowane wewnątrz ukła- Wyzwalanie zboczem jest wy- WR (powodującym jednocześnie
du FPGA - QL3025 firmy Quick- konywane nastÍpujÄ…co: wartośĘ zapis do pamiÍci). W ten sposÛb
Logic. sygnaÅ‚u wejÅ›ciowego jest porÛw- generowany jest adres zapisu dla
nywana z zadanym progiem wy- pamiÍci SRAM. SygnaÅ‚ WR jest
Wyzwalanie zwalania. Zbocze jest wybierane ustawiany podczas procedury ze-
Układ wyzwalania jest w pełni przy ułyciu bramki ExOR. Sygnał rowania, co przygotowuje układ
cyfrowy. ZostaÅ‚ on zrealizowany wyjÅ›ciowy bramki okreÅ›la, czy do zebrania nowych prÛbek. Drugi
jako blok cyfrowy w ukÅ‚adzie dana na wejÅ›ciu jest mniejsza, czy licznik 16-bitowy zlicza w dÛÅ‚.
FPGA. KaÅ‚dy kanaÅ‚ ma niezaleÅ‚ny wiÍksza od progu. Jest on opÛü- Podczas zerowania jest on Å‚adowa-
blok wyzwalania, a sygnaÅ‚ trigger niany o jeden cykl zegara (DT). ny liczbÄ… prÛbek, jakie powinny
dla caÅ‚ego ukÅ‚adu jest wytwarzany WartoÅ›ci: opÛüniona i bieÅ‚Ä…ca sÄ… byĘ zapisane po wyzwoleniu po-
jako iloczyn logiczny sygnaÅ‚Ûw ze porÛwnywane w bramce logicznej miaru. Jest on uruchamiany przez
wszystkich czterech kanaÅ‚Ûw. AND. Wykrycie zmiany powoduje sygnaÅ‚ trigger pochodzÄ…cy z opisa-
Schemat blokowy systemu wy- wystawienie stanu logicznego 1 na nego wyłej układu wyzwalania.
zwalania pokazano na rys. 5. wyjściu bloku wyzwalania. Kiedy zawartośĘ licznika osiągnie
Warunkiem wyzwolenia mołe zero, sygnał WR jest zerowany
byĘ zarÛwno zgodnośĘ bitÛw z za- Sterowanie i koÒczy siÍ faza zapisu do pamiÍ-
danym wzorcem jak i wystÄ…pienie UkÅ‚ad sterowania jest rÛwnieÅ‚ ci. Ostatnie 65536 prÛbek jest
zbocza sygnaÅ‚u. Generowane sÄ… zintegrowany w FPGA. Podstawo- dostÍpnych w pamiÍci, a ostatnia
oba sygnały wyzwalające, a na- wym zadaniem układu sterującego zawartośĘ licznika adresu (adres
stÍpnie podlegajÄ… multipleksowa- jest dostarczanie sygnaÅ‚Ûw adre- ostatniej prÛbki) jest przechowy-
niu (multiplekser sterowany jest sowych do zewnÍtrznej pamiÍci wana w specjalnym rejestrze.
Elektronika Praktyczna 10/2003
17
Cyfrowy oscyloskop/analizator stanów logicznych
łona przez jedną z wartości: 3,
3,125, 4, 5, 5,3125, 6, 6,25 lub
8 za pomocÄ… wbudowanej pÍtli
PLL. Poniewał w systemie po-
trzebny jest sygnał zegarowy 100
MHz, skorzystano z kwarcu 16
MHz i mnołenia przez 6,25. Jitter
tego układu jest bardzo mały i nie
przekracza 70 ps.
OprÛcz sygnaÅ‚u zegara wewnÍt-
rznego oscyloskop mołe korzystaĘ
rÛwnieÅ‚ z zewnÍtrznego zegara
o czÍstotliwoÅ›ci nieprzekraczajÄ…cej
100 MHz. Wejście tego sygnału jest
buforowane i wyposałone w trans-
lator poziomÛw 5 V na 3,3 V.
CzÍstotliwośĘ sygnaÅ‚u zegara
(wewnÍtrznego lub zewnÍtrznego)
mołe byĘ dzielona wewnątrz ukła-
du FPGA przez 2, 5, 10, 20, 50
lub 100. Mołliwe teł jest korzys-
tanie z zegara o maksymalnej czÍs-
totliwości. Przetworniki ADC nie
osiągają pełnej dokładności przy
prÍdkoÅ›ciach poniÅ‚ej 1 MHz, lecz
Rys. 6. Schemat blokowy systemu sterowania
moÅ‚na podÅ‚Ä…czyĘ zewnÍtrzne wol-
Kiedy sygnaÅ‚ WR jest wyzero- zycji w pamiÍci (zasada dziaÅ‚ania niejsze przetworniki przez zÅ‚Ä…cze
wany, czyli po zakoÒczeniu po- uniemoÅ‚liwia korzystanie w ten analizatora stanÛw logicznych.
miaru, na pamiÍĘ SRAM jest sposÛb z pamiÍci SDRAM, ponie- Wtedy naleÅ‚y skorzystaĘ ze zÅ‚Ä…cza
podawany adres pochodzÄ…cy waÅ‚ sÄ… one podzielone na wiersze, zewnÍtrznego sygnaÅ‚u zegarowego.
z programowalnych rejestrÛw ad- kolumny i banki).
resowych, a w rejestrach danych W pamiÍci synchronicznej na- Zasilanie
odwzorowywana jest zawartośĘ leÅ‚y podawaĘ wszystkie sygnaÅ‚y W ukÅ‚adzie niezbÍdne sÄ… trzy
zaadresownych komÛrek pamiÍci (danych, adresu i sterowania) syn- rÛÅ‚ne napiÍcia zasilania: 3,3 V,
(sÅ‚owa). W ten sposÛb realizowa- chronicznie z aktywnym zboczem 12 V, -12 V. PoniewaÅ‚ dostarczanie
ny jest odczyt prÛbek przez port sygnaÅ‚u zegarowego. Zastosowanie wszystkich napiÍĘ do ukÅ‚adu by-
mikrokontrolera. sygnału zegarowego umołliwia po- łoby kłopotliwe, skorzystano z nie-
tokowÄ… pracÍ ukÅ‚adu pamiÍci. Na wielkich zintegrowanych przetwor-
PamiÍĘ buforowa SRAM przykÅ‚ad wynik polecenia odczytu nic impulsowych. NapiÍcie 3,3
ZawartośĘ pamiÍci w matrycy pojawia siÍ na wyjÅ›ciu dopiero po V zapewnia ukÅ‚ad LM2825N-3.3 fir-
FPGA nie jest wystarczajÄ…ca do dwÛch cyklach - dziÍki temu my National Semiconductor, a wy-
zbudowania dobrego oscyloskopu, moÅ‚na byÅ‚o podnieśĘ maksymalnÄ… sokie napiÍcia dla elektroniki ana-
wiÍc skorzystano z pamiÍci ze- czÍstotliwośĘ zegara do 117 MHz. logowej generowane sÄ… przez prze-
wnÍtrznej. FunkcjÍ tÍ peÅ‚ni ukÅ‚ad JeÅ‚eli szybkośĘ prÛbkowania twornicÍ PT5061A firmy Texas
IDT 71V632, pierwotnie zaprojek- miałaby byĘ wyłsza, konieczne Instruments. Układ oscyloskopu po-
towany jako pamiÍĘ cache dla byÅ‚oby skorzystanie z dwÛch lub biera prÄ…d o natÍÅ‚eniu ok. 1 A ze
procesorÛw serii Pentium i Po- wiÍkszej liczby pamiÍci bufora ürÛdÅ‚a zasilania 5 V.
werPC. Wiele moÅ‚liwoÅ›ci tego prÛbek. Wtedy strumieÒ danych
ukÅ‚adu, jak tryb burst lub oddziel- jest demultipleksowany na wiÍcej Interfejs szeregowy
ne bramkowanie zapisu poszcze- wolniejszych strumieni i np. pa- Na pÅ‚ytce znajduje siÍ jeden
gÛlnych bajtÛw, nie jest wyko- rzyste prÛbki trafiajÄ… do pierwsze- port RS232 obsÅ‚ugiwany przez mik-
rzystanych w tym zastosowaniu. go ukÅ‚adu pamiÍci, a nieparzyste rokontroler Texas Instruments
UkÅ‚ad IDT to statyczna pamiÍĘ do drugiego. MSP430F149. Dane sÄ… wymieniane
synchroniczna. Ten typ pamiÍci z komputerem wedÅ‚ug prostego pro-
jest stosunkowo rzadko stosowany, Zegar tokołu przy szybkości 115,2 kbps.
lecz tam, gdzie istotny jest krÛtki SygnaÅ‚ zegara systemowego jest Kontroler poÅ›redniczy miÍdzy por-
czas dostÍpu i szybki transfer da- generowany przez ukÅ‚ad Vaishali tem RS232, a 8-bitowÄ… szynÄ… da-
nych, jego osiÄ…gi sÄ… niedoÅ›cignio- VT98521 (produkowane rÛwnieÅ‚ nych (takÅ‚e wyprowadzonÄ… na od-
ne. Wszystkie szybkie pamiÍci sÄ… przez firmÍ TLSI). Jest to jedno- dzielne zÅ‚Ä…cze) Å‚Ä…czÄ…cÄ… go z matry-
synchroniczne (do tej grupy naleÅ‚Ä… ukÅ‚adowy generator przebiegÛw cÄ… FPGA. Do jego zadaÒ naleÅ‚y
takÅ‚e popularne pamiÍci dyna- prostokÄ…tnych o wysokiej czÍstot- takÅ‚e programowanie wzmacniaczy
miczne SDRAM), a ich architektu- liwoÅ›ci. MoÅ‚e on wspÛÅ‚pracowaĘ PGA oraz przeÅ‚Ä…czanie umieszczo-
ra zapewnia dodatkowo natych- z rezonatorem kwarcowym. CzÍs- nych pod zÅ‚Ä…czami BNC diod
miastowy dostÍp do dowolnej po- totliwośĘ jego sygnaÅ‚u jest mno- Å›wiecÄ…cych (poprzez magistralÍ I2C).
Elektronika Praktyczna 10/2003
18
Cyfrowy oscyloskop/analizator stanów logicznych
Te zastosowania nie wyczerpu- cyfrowych o szybkoÅ›ci prÛbkowa- oscyloskopu z wÅ‚asnym wyÅ›wiet-
ją nawet ułamka olbrzymich moł- nia 200 MHz, podłączanym za- laczem i panelem sterującym.
liwości układu MSP430F149, co miast wejśĘ cyfrowych. Stanisław Skowronek
daje ogromny potencjał rozbudo- Wyprowadzona 8-bitowa, asyn-
wy. Magistrala I2C mołe zostaĘ chroniczna magistrala danych Wzory płytek drukowanych w for-
w przyszÅ‚oÅ›ci wykorzystana takÅ‚e miÍdzy kontrolerem a FPGA poz- macie PDF sÄ… dostÍpne w Internecie
do innych zastosowaÒ, np. do wala na zwiÍkszenie szybkoÅ›ci pod adresem: http://www.ep.com.pl/
sterowania dodatkowym modułem transmisji do komputera albo zbu- ?pdf/pazdziernik03.htm oraz na płycie
dwÛch przetwornikÛw analogowo- dowania oddzielnego kontrolera CD-EP10/2003B w katalogu PCB.
Elektronika Praktyczna 10/2003
19