Zerówka 2011
GRUPA B
1. ASTAR (a nie ASTER jak było na egzaminie) - schemat blokowy
Algorytm do przełączania rdzeni w układach wielordzeniowych, na podstawie równań Greena "szacuje" i
oblicza temp. rdzeni niejako z wyprzedzeniem.
Jak się już taki rdzeń zagrzeje to algorytm może z nim zrobić 3 rzeczy w zależności od temperatury:
"Zostały na nim zaznaczone trzy przedziały zakresu temperatur: Tactsw  temperatura, powyżej której
następuje realizacja mechanizmu asynchronicznego przełączania aktywności danego rdzenia Ttasksw 
temperatura, powyżej której algorytm podejmuje decyzję o przeniesieniu wykonywania zadania do innego
rdzenia. Tcritical  temperatura powyżej której aktywność rdzenia jest wstrzymywana." - do tego jest wykres
w autopreferacie
najważniejsze jest to że algorytm działa asynchronicznie, czyli niezależnie od czynności i zegara procka.
"actsw" - to jest chyba Activity Switching - czyli np w połowie wykonywania operacji ASTER przełączy rdzeń
np. core2 i wydaje mi się że w tym wypadku może jeszcze ponownie włączyć core1 nim cała operacja się
zakończy
"tasksw" - całe zadanie idzie na inny rdzeń przed ukończeniem zadania nie wróci na core1 (tego pewien nie
jestem)
"critical" - do ostudzenia nie pracuje
co do odpowiedzi na pytania to chyba tak jak było wyżej. + nie wiem czy nie to:
Modelu termiczny  opracowano model procesora CELL. Dla danego modelu zostały określone warunki
fizyczne  budowa fizyczna modelu oraz warunki brzegowe.
Analiza zmienności czasu punktowej reakcji termicznej  w celu analizy dynamiki termicznej badanych
układów zdefiniowano zmienną Czas Punktowej Reakcji Termicznej oraz zbadano jego zmienność względem
położenia aktywnych modułów na powierzchni układu scalonego wraz ze zmianą parametrów fizycznych
opisujących dany układ scalony.
2. obliczyć gęstość mocy MOS 500nm
3. maski - z czego zrobione, dla polikrzemu i p-i-n. Czy mogą być zamienne.
Fotomaska - Bariera dla implantacji jonowej, maska do nakładania SiO2.
SiO2 - Bariera przed p- i n- domieszkami
Si3N4 - Bariera nakładana na Si lub SiO2
4. dopasowanie ścieżki - jak realizujemy
Dopasowanie ścieżek można uzyskać poprzez odpowiedni dobór stosunku W/L /projektant nie ma
wpływu na grubość ścieżki/ ścieżki, sterujemy rezystancją /zmienia się rezystancja na kwadrat?/
można uzyskać dopasowanie impedancyje
5. opóz
nienia propagacyjne sygnałów w MOS
Czas propagacji jest wprost proporcjonalny do R*C, gdzie C=e0*e*W*L/d, napięcie progowe oraz napięcie
zasilania także wpływa.
Stała czasowa niezbędna dla utworzenia / przeładowania/ warstwy inwersyjnej /kanału/ tranzystora
wynosi: tauH"r_kanału*C_bramka-kanał gdzie r_kanałH"1/g_m, C_bramka-kanałH"W*L*C_ox
f_tH"1/2*pi * mi_n * (U_gs-U_t)/L^2
GRUPA A
1. Jaki jest wpływ napięcia progowego tranzystora na szybkość pracy układu. W jaki sposób
zmienia się napięcie progowe?
NAPI
CIE PROGOWE V_t
-Zależność od temperatury: -4mV/oC - dla wysoko domieszkowanego podłoża
-2mV/oC - dla nisko domieszkowanego podłoża
V_t=V_to+V_fb
V_to - idealne napięcie progowe (idealnego tranzystora MOS)
V_fb - składnik technologiczny
+ V_to=2*Õ_b + Q_b/C_ox
Õ_b=(k*T)/q * ln(N_a/N_i) - potencjaÅ‚ objÄ™toÅ›ciowy, zależny od poziomu domieszkowania
podłoża.
Reprezentuje różnicę między poziomami energii Fermiego półprzewodnika
domieszkowanego i naturalnego. N_a - gęstość nośników w domieszkowanym podłożu,
N_i  gęstość nośników w niedomieszkowanym krzemie, k - stała Boltzmana, q - ładunek
elektryczny, T - temperatura
Q_b=sqrt(2*µ_si*q*N_a*2* Õ_b)- Å‚adunek objÄ™toÅ›ciowy, µ_si - przenikalność
dielektryczna krzemu, C_ox - pojemność  kondensatora tlenkowego
+ Składnik technologiczny V_fb
V_fb= Õ_ms  Q_fc/C_ox
Õ_ms=f(Õ_g- Õ_si) - funkcja różnicy potencjałów podÅ‚oża i materiaÅ‚u bramki
Õ_ms=-(E_g/2 - Õ_b) , E_g - potencjaÅ‚ definiujÄ…cy przerwÄ™ energetycznÄ… krzemu
Õ_ms = -0.9V dla podÅ‚oża typu p i -0.2V dla podÅ‚oża typu n
Q_fc - ładunek wynikający z niedokładności wykonania złącza i domieszkowania
+ Wniosek Dla określonych materiałów podłoża i bramki napięcie progowe może zmieniać się ze
zmianami koncentracji domieszek, pojemności bramki (Cox) i ładunkiem powierzchniowym Q_fc.
Wszystkie wymienione przyczyny są zależne od temperatury.
2. Porównać parametry układu cyfrowego wykonanego z krzemu z układem z azotku galu.
Który ma lepsze właściwości częstotliwościowe i dla czego?
FET Si a FET GaN
Tranzystor GaN: Krótka bramka (krótki kanał), Częstotliwość pracy 10-11GHz (dla Si tylko 2-3
GHz), Gęstość mocy 10W/mm długości bramki (dla GaAs tylko 1W/mm dług. bramki),
Temperatura pracy 300oC (dla Si tylko 140oC)
Najnowsza propozycja  azotek galu  charakteryzuje się parametrami, które mogą mieć istotne
znaczenie w branży elektronicznej. Posiada on mianowicie wysoką odporność termiczną,
chemiczną i radiacyjną. Ponadto GaN jest dobrym przewodnikiem cieplnym, co sprawia, że znikają
problemy z chłodzeniem układu scalonego. Azotek galu jest również lepszym przewodnikiem
elektrycznym, niż krzem. Te parametry pozwalają na produkcję tranzystorów wysokiej
częstotliwości, działających w wysokiej temperaturze i w innych, szczególnie  niesprzyjających
warunkach.
3. Wyliczyć gęstość mocy objętościowej w kanale tranzystora MOS wykonanego w technologii
100nm. Przyjąć sensowne dane fizyczne potrzebne do obliczeń.
W: 1,00E-07
L: 1,00E-07
D: 1,00E-08 10% z L
e0: 8,85E-12
er: 3
Ck: e0*er*W*L/D <- pojemność kanału
U: 3 <- napięcie w kanale (założenie:P)
E: 0,5*Ck*U^2 <- energia potrzebna do 1przeładowania
f: 1,00E+08 <- częstotliwość pracy
P: E / t = E * f <-- moc
Pobj: P / objętość kanału
Ck: 2,66E-17
E: 1,20E-16
P: 1,20E-08
Pobj: 1,20E+14 W/m^3
uwzględniając że przy drenie D jest 10x mniejsza dostajemy 10^15 a więc prawie dokładnie tyle co w
wykładzie. Na szacunek wystarczy
4. Procesor współpracuje z układem FPGA za pośrednictwem podłoża PCB. Oszacować
wpływ transportu sygnału przez PCB na częstotliwość pracy systemu złożonego z procesor -
układ FPGA. Układy scalone wykonane są w technologii 100nm.
5. Jakie warunki powinny być spełnione aby algorytm ASTER był efektywny?