AT90S2313 AT90S2313
Mikroprozessoren und Peripherie Mikroprozessoren und Peripherie
11.009c 11.009a
DATENBLATT 6/99 DATENBLATT 6/99
Port D (PD0...PD6) AT90S2313
Ä„' Programmierbarer Watchdog-Timer mit integriertem
Port D ist ein bidirektionaler 7-bit-I/O-Port mit internen 8-bit-Mikrocontroller mit 2 Kbyte Flash-Speicher
Oszillator
Pullup-Widerständen. Die Ausgangsbuffer von Port D kön-
Ä„' Integrierter Analogkomparator
nen 20 mA aufnehmen (sink). Wird eine Leitung von Port Hersteller:
Ä„' Bereitschafts- und Energiesparbetrieb
D als Eingang benutzt und ist der betreffende interne Pul- Atmel Inc.
Ä„' Programmsperre für Softwaresicherheit
lup-Widerstand aktiviert, fließt extern Strom nach Masse. Internet: www.atmel.com
Ä„' 20-poliges Gehäuse
Die Leitungen von Port D können auch bestimmte speziel- Email: [e-mail]
le Funktionen des AT90S2313 übernehmen; näheres im
Datenblatt des Herstellers. Distributoren:
Anwendungsbeispiel:
A: Codico, Tel.: 01 / 86 30 50
WAV-Player, Elektor 02/99
RESET CH: Anatec, Tel.: 041 / 7 48 32 32
Reseteingang: Low an diesem Anschluß für die Dauer von D: Ineltek, Tel.: 073 21 / 93 85 - 0
mindestens zwei Maschinenzyklen bei laufendem Taktos- MSC Vertrieb, Tel.: 0 72 49 / 9 10 - 0
Kurzbeschreibung:
zillator setzt den AT90S2313 zurück.
Der AT90S2313 ist ein in CMOS-Technologie gefertigter 8-
Eigenschaften:
bit-Mikrocontroller, der auf einer erweiterten RISC-Architek-
XTAL1 Bild 3. Steuerung durch externes Taktsignal Ä„' AVR High Performance Low Power RISC Architektur
tur mit der geschützten Bezeichnung AVR basiert. Da fast
Eingang des als Taktoszillator schaltbaren invertierenden Ä„' 118 leistungsstarke Befehle, großteils in einem Taktzy-
alle leistungsstarken Befehle in nur einem Taktzyklus abge-
Verstärkers und Eingang der internen Taktsignalverarbei- klus
arbeitet werden, erreicht der AT90S2313 einen Durchsatz
Mit der Adressierungsart  Indirekt mit Displacement sind
tung. Ä„' 2 Kbyte Flash-Speicher, lösch-
63 Speicherplätze erreichbar, die Basisadresse muß in den
und herunterladbar
Registern Y und Z stehen.
XTAL2 - SPI Serielles Interface zum
Bei den indirekten Adressierungsarten mit Prädekrement
Ausgang des als Taktoszillator schaltbaren invertierenden Programm-Download
bzw. Postinkrement werden die Register X, Y und Z dekre-
Verstärkers. - Lebensdauer: 1.000
mentiert bzw. inkrementiert.
Schreib/Lese-Zyklen
Auf die 32 Arbeitsregister, 64 I/O-Register und 128 byte
Quarz-Oszillator Ä„' 128 byte EEPROM
SRAM Datenspeicher des AT90S2313 kann in allen
XTAL1 und XTAL2 sind Eingang und Ausgang eines inver- - Lebensdauer: 100.000
genannten Adressierungsarten direkt zugegriffen werden.
tierenden Verstärkers, der wie in Bild 2 dargestellt als Takt- Schreib/Lese-Zyklen
oszillator geschaltet werden kann. Verwendbar ist sowohl Ä„' 128 byte internes RAM
ein Quarz als auch ein Keramikschwinger. Beim Betrieb Ä„' 32 x 8 Arbeitsregister zur allge-
mit externem Taktsignal bleibt XTAL2 offen, und XTAL1 meinen Verwendung
wird wie Bild 3 zeigt mit der Taktsignalquelle verbunden. Ä„' 15 programmierbare I/O-Leitun-
gen
SRAM Datenspeicher Ä„' VCC = 2,7...6,0 V
Aus Bild 4 ist die Datenspeicherorganisation des Ä„' Vollständig statischer Betrieb
AT90S2313 ersichtlich. möglich:
Die 224 Datenspeicheradressen sind auf die Arbeitsregi- - 0...10 MHz bei 4,0...6,0 V
ster, die I/O-Register und den SRAM Daten speicher ver- - 0...4 MHz bei 2,7...6,0 V
teilt. Die ersten 96 Adressen gehören zu den Arbeitsregi- Ä„' Bis zu 10 MIPs bei 10 MHz Takt
stern und I/O-Registern, die restlichen 128 zum SRAM- Ä„' Ein 8-bit-Timer/Zähler mit separa-
Datenspeicher. tem Vorteiler
Auf den Datenspeicher können folgende Adressierarten Ä„' Ein 16-bit-Timer/Zähler mit sepa-
angewendet werden: Direkt, Indirekt, Indirekt mit Displace- ratem Vorteiler, Compare- und
ment, Indirekt mit Prädekrement und Indirekt mit Postin- Capture-Modus
krement. Bei den indirekten Adressierungsarten müssen Ä„' Vollduplex UART
die Pointer in den Registern R26...R31 der Registerbank Ä„' Einstellbare 8-, 9- oder 10-bit-
stehen. Pulsbreitenmodulation
Die direkte Adressierung ist auf alle Adressen des SRAM Ä„' Externe und interne Interruptquel-
Bild 4. SRAM-Organisation
Datenspeichers anwendbar. len Bild 1. Funktionsschema AT90S2313
Elektor
6/99
35
'
AT90S2313 AT90S2313
Mikroprozessoren und Peripherie Mikroprozessoren und Peripherie
11.009b 11.009d
DATENBLATT 6/99 DATENBLATT 6/99
von 1 MIPS/MHz. Damit ist dem Entwickler ein optimaler I/O-Adressen
Kompromiß zwischen Leistungsaufnahme und Arbeitsge-
schwindigkeit möglich. Der I/O-Adreßraum des AT90S2313 ist wie folgt definiert:
Durch die AVR-Architektur werden 32 universell verwend-
Adresse Bezeichnung Funktion
bare Arbeitsregister mit einem erweiterten Befehlssatz
$3F ($5F) SREG Status Register
kombiniert. Alle Register sind mit der Arithmetik-Logik-
$3D($5D) SPL Stack Pointer Low
Einheit (ALU) direkt verbunden, so daß auf zwei unabhän-
$3B($5B) GIMSK General Interrupt Mask Register
gige Register mit nur einem Befehl (in einem Taktzyklus)
$3A($5A) GIFR General Interrupt Flag Register
zugegriffen werden kann. Da die AVR-Architektur den Pro-
$39($59) TIMSK Timer/Counter Interrupt Mask Register
grammcode sehr effizient nutzt, ist der erreichte Durch-
$38($58) TIFR Timer/Counter Interrupt Flag Register
satz konventionellen CISC-Controllern bis zum Faktor 10
$35($55) MCUCR MCU General Control Register
überlegen.
Anschlußbelegung
$33($53) TCCR0 Timer/Counter 0 Control Register
Der AT90S2313 hat folgende Eigenschaften: 2 Kbyte in der
$32($52) TCNT0 Timer/Counter 0 (8-bit)
Schaltung programmierbarer Flash-Speicher, 128 byte
$2F ($4F) TCCR1A Timer/Counter 1 Control Register A
EEPROM, 128 byte SRAM, 15 universelle I/O-Leitungen,
GND
$2E($4E) TCCR1B Timer/Counter 1 Control Register B
32 Arbeitsregister für allgemeine Verwendung, flexible
Masse.
$2D($4D) TCNT1H Timer/Counter 1 High Byte
Timer/Zähler mit Compare-Funktionen, Verarbeitung inter-
$2C($4C) TCNT1L Timer/Counter 1 Low Byte
ner und externer Interrupts, programmierbarer serieller
Port B (PB0...PB7)
$2B($4B) OCR1H Output Compare Register 1 High Byte
UART, programmierbarer Watchdog-Timer mit internem
Port B ist ein bidirektionaler 8-bit-I/O-Port. Die Portleitun-
$2A($4A) OCR1L Output Compare Register 1 Low Byte
Oszillator, serieller SPI-Port zum Flash-Speicher-Download
gen können einzeln (bitweise) mit internen Pullup-Wider-
$25($45) ICR1H T/C 1 Input Capture Register High Byte
sowie zwei softwaresteuerbare Energiespar-Betriebsarten.
ständen verbunden werden. Die Leitungen PB0 und PB1
$24($44) ICR1L T/C 1 Input Capture Register Low Byte
Im Idle-Modus wird die CPU abgeschaltet, während das
dienen auch als positiver Eingang (AIN0) und negativer
$21($41) WDTCR Watchdog Timer Control Register
SRAM, die Timer/Zähler, der SPI-Port und das Interruptsy-
Eingang (AIN1) des integrierten analogen Komparators.
$1E($3E) EEAR EEPROM Address Register
stem in Funktion bleiben. Beim Power-Down-Modus wer-
Die Ausgangsbuffer von Port B können 20 mA aufnehmen
$1D($3D) EEDR EEPROM Data Register
den die Registerinhalte gerettet und der Oszillator angehal-
(sink) und dadurch LEDs direkt steuern. Wird eine Leitung
$1C($3C) EECR EEPROM Control Register
ten, alle übrigen Funktionen sind bis zum nächsten Inter-
von Port B als Eingang benutzt und ist der betreffende
$18($38) PORTB Data Register, Port B
rupt oder Hardware-Reset deaktiviert.
interne Pullup-Widerstand aktiviert, fließt extern Strom
$17($37) DDRB Data Direction Register, Port B
Der Controller wird von Atmel in High-Density Non-Volati-
nach Masse. Die Leitungen von Port B können auch
$16($36) PINB Input Pins, Port B
le Speichertechnologie gefertigt. Die Neuprogrammierung
bestimmte spezielle Funktionen des AT90S2313 überneh-
$12($32) PORTD Data Register, Port D
des integrierten Flash-Speichers kann über den seriellen
men; näheres im Datenblatt des Herstellers.
$11($31) DDRD Data Direction Register, Port D
SPI-Port in der Schaltung oder mit einem externen Pro-
$10($30) PIND Input Pins, Port D
grammiergerät auf konventionelle Weise durchgeführt
$0C($2C) UDR UART I/O Data Register
werden.
$0B($2B) USR UART Status Register
Die 8-bit-CPU mit erweitertem RISC-Befehlssatz und der
$0A($2A) UCR UART Control Register
im System programmierbare Flash-Speicher machen den
$09($29) UBRR UART Baud Rate Register
AT90S2313 zu einem leistungsstarken, flexiblen und
$08($28) ACSR Analog Comparator Control und Status Register
kostengünstigen Mikrocontroller für zahlreiche Anwendun-
gen. Die Hard- und Software-Entwicklung wird von einem
Alle I/O- und sonstigen peripheren Funktionen werden über Adressen im I/O-Adressenbereich gesteuert. Beim Zugriff auf
umfangreichen Tool-Angebot unterstützt: Unter anderem
die I/O-Ports mit den Befehlen IN und OUT werden Daten zwischen der aus 32 Universalregistern bestehenden Register-
stehen C-Compiler, Makro-Assembler, Programm-Debug-
bank und den I/O-Registern kopiert. Die I/O-Register im Bereich $00...$1F sind mit den Befehlen SBI und CBI direkt bita-
ger und -Simulatoren, In-circuit-Emulatoren und Evaluati-
dressierbar. Der Zustand einzelner Bits kann in diesem Bereich mit den Befehlen SBIS und SBIC abgefragt werden. Nähe-
on-Kits zur Verfügung.
res zu den Befehlen ist im Datenblatt des Herstellers zu finden.
Bei Anwendung der I/O-spezifischen Befehle IN, OUT, SBIS und SBIC sind die Adressen $00...$3F gültig. Zu diesen
Adressen ist der Wert $20 zu addieren, falls die I/O-Register als SRAM adressiert werden. Die SRAM-Adressen sind in
Anschlußbeschreibung:
der Liste in Klammern angegeben.
Die Funktionen der diversen I/O- und Peripherie-Steuerregister werden im Datenblatt des Herstellers ausführlich erläutert.
VCC
Bild 2. Taktoszillatorschaltung
Betriebsspannung.
6/99
Elektor
36
'