P R O J E K T Y C Z Y T E L N I K Ó W
Dział "Projekty Czytelników" zawiera opisy projektów nadesłanych do redakcji EP przez Czytelników. Redakcja nie ponosi
odpowiedzialności za poprawność tych projektów, gdyż nie testujemy ich laboratoryjnie.
Prosimy o nadsyłanie własnych projektów z modelami (do zwrotu). Do artykułu należy dołączyć podpisane oświadczenie,
że artykuł jest własnym opracowaniem autora i nie był dotychczas nigdzie publikowany. Honorarium za publikację
w tym dziale wynosi 200,- zł (brutto) za 1 stronę w EP. Przysyłanych tekstów nie zwracamy. Redakcja zastrzega sobie
prawo do dokonywania skrótów.
Mikroprocesorowy sterownik magistrali I2C
Projektując układy
Projekt
elektroniczne
z wykorzystaniem
nowoczesnych
043
podzespoł�w, cz�sto
napotykamy na powałny
problem. Jest nim
szyna danych SDA przyjmu-
magistrala sterująca I2C.
je poziom niski, nast�pnie
Oferty handlowe
szyna zegarowa SCL przy-
czołowych producent�w
jmuje r�wnieł poziom nis-
układ�wscalonych
ki. Urządzenie nadrz�dne
zawierają wiele element�w,
wysyła bajt adresowy. Kał-
kt�re do komunikacji
da �kośĘ� dołączona do ma-
z otoczeniem wykorzystują gistrali posiada indywidu-
alny adres, przypisany
ten rodzaj interfejsu.
przez producenta, dzi�ki
Cz�sto zaskakują nas
kt�remu jest identyfikowa-
wartości parametr�w
na przez urządzenie nad-
i mołliwości funkcjonalne
rz�dne. Ma on długośĘ 7 bi-
tych �kostek�, przy
t�w, czyli do 1 magistrali
nieskomplikowanymich
I2C mołe byĘ teoretycznie
schemacie aplikacyjnym.
Opis magistrali przy pomocy dw�ch linii podłączonych 127 układ�w
Wielu z nas zastanawia
Aby zrozumieĘ funkcjo- sygnałowych: SDA - dane scalonych. Ostatni bit w baj-
si�, jak długo b�dą one
nowanieinterfejsusterujące- szeregowe, SCL - zegar, oraz cie adresowym określa kie-
niedost�pne elektronikom
go I2C naleły zapoznaĘ si� wsp�lnej masy dla wszyst- runek transmisji. Gdy przy-
nie wtajemniczonym
z właściwą muterminologią: kich urządze� I2C. jmuje wartośĘ �0�, to dane
w technik� - nadajnik - urządzenie Magistrala jest wolna, w nast�pnych bajtach b�dą
mikroprocesorową? (układscalony), kt�re wy- tzn. nie wyst�puje przesyła- kierowane do adresowanego
Ot�ł niedługo. syła dane do magistrali; nie danych, gdy na obydwu odbiornika, a gdy ma wartośĘ
Prezentowanysterownik - odbiornik - urządzenie liniach wyst�puje poziom �1�, to urządzenie nadrz�dne
(układ scalony), kt�re od- wysoki. Naleły wspomnieĘ, b�dzie odbierało dane z pod-
zapewnia wszystkie rodzaje
biera dane z magistrali; łe logiczne �1� na liniach rz�dnego odbiornika.
transmisji magistraląI2C,
- urządzenie nadrz�dne - uzyskuje si� przez zastoso- Przykładowo,adres pami�-
a takłe realizuje
urządzenie (układ scalo- wanie rezystor�w podciąga- ci nieulotnej EEPROM 24C02
przydatną w serwisie
ny, zwykle mikroproce- jących, łączących linie SCL wynosi 10100000. Bity na po-
funkcj� wyszukiwania
sor), kt�re inicjuje trans- i SDA z plusem zasilania, zycjach b1, b2 i b3 mogą byĘ
adres�w układ�w.
fer, wytwarza sygnał ze- gdył stopnie wyjściowe ustawiane przez odpowiednie
garowy, ko�czy transfer; urządze�I2Csątypu otwarty konfigurowanie wyprowadze�
- urządzenie podrz�dne - kolektor lub otwarty dren. układu pami�ci, dzi�ki cze-
urządzenie (układ scalo- Kałda transmisja rozpo- mu do wsp�lnej magistrali
ny), kt�rejestadresowane czyna si� kombinacją sygna- mołna dołączyĘ ał 8 takich
przez urządzenie nad- ł�w (rys. 1), określającą wa- układ�w. Transmisja danych
rz�dne; runek startu. Jest ona gene- rozpoczyna si� od najbardziej
- nadrz�dny odbiornik - rowana przez urządzenie znaczącego bitu. Dla kałdego
urządzenie nadrz�dne, nadrz�dne, kt�re kałdorazo- przesyłanego bitu jest genero-
kt�re w danej chwili peł- wo inicjuje transfer, wytwa- wany 1 impuls zegarowy.
ni funkcj� odbiornika. rza sygnał zegarowy i ko�- Dane na linii SDA muszą
Przesyłanie informacji czy transmisj�. byĘ stabilne w czasie, gdy
Rys. 1.
po magistraliI2C odbywasi� Podczas poziomu wyso- zegar SCL ma stan wysoki
szeregowo, synchronicznie kiego szyny zegarowej SCL, (rys. 2). Kałde słowo trans-
mitowane szyną SDA musi
mieĘ 8 bit�w, liczba bajt�w
jest nieograniczona. Po baj-
cie adresowym, podczas
dziewiątego taktu na szynie
zegarowej SCL, jest genero-
wany bit potwierdzenia. Pra-
widłowo zaadresowany od-
biornik �ściąga� w tym tak-
cie zegara wysoki poziom
Rys. 2.
Elektronika Praktyczna 3/98
85
P R O J E K T Y C Z Y T E L N I K Ó W
nia szyn� SCL (po- kt�re mogą byĘ konfiguro-
ziom wysoki), wane jako nadawcze lub
przy niskim stanie odbiorcze. Rezonator kwar-
szyny SDA, a na- cowy 12MHz w układzie ze-
st�pnie na szynie garowym sterownika zapew-
SDA jest ustawia- nia szybkośĘ transmisji da-
ny takłe poziom nych magistralą na pozio-
wysoki. Cz�stotli- mie 10kb/s, co jest wartoś-
Rys. 3.
wośĘ sygnału ze- cią optymalną. Porty P3.5
szyny SDA, ustawiony przez misja odbywa si� w kierun- garowego na szynie SCL (szyna SCL) i P3.4 (szyna
urządzenie nadrz�dne (rys. ku do urządzenia nadrz�d- w typowych aplikacjach nie SDA) zostały dołączone do
3) do poziomu niskiego. Ad- nego. Przykładowo, mołe to przekracza 100 kHz, choĘ są plusa zasilania przez rezys-
resowany odbiornik jest zo- byĘ odczytywanie zawartoś- układy szybsze. tory podciągające R1 i R2,
bowiązany do wygenerowa- ci pami�ci EEPROM. Kałdy co powoduje zwi�kszenie
nia potwierdzenia po ode- kolejny poziom wysoki ze- Opis układu ich obciąłalności prądowej
braniu kałdego bajtu. Po baj- gara pr�bkuje szyn� SDA, Schemat elektryczny w stanie wysokim.
cie adresowym magistralą odbiornik kolejno wystawia urządzenia przedstawiono Dołączając opisywany
przesyłane są kolejne bajty bity przesyłanego bajtu, po- narys. 5. Sercem układujest sterownik do magistrali na-
danych. Jełeli najmniej zna- czynając od najbardziej zna- mikrosterownik AT89C2051 leły zwracaĘ szczeg�lną
czący bit bajtu adresowego czącego. Gdy cały bajt zosta- z wewn�trzną pami�cią pro- uwag� na prawidłowośĘ pod-
miał wartośĘ �1�, to jak zo- nie przesłany, w dziewiątym gramuo pojemności 2kB. Za- łączenia, gdył porty SCL
stało juł powiedziane, trans- takcie zegara nast�puje po- pewnia on programowy od- i SDA nie są zabezpieczone
twierdzenie. Jest ono gene- czyt klawiatury, sterowanie przed przepi�ciami. Pojawie-
rowane tym razem przez modułem wyświetlacza alfa- niesi� natych wyprowadze-
urządzenie nadrz�dne, kt�re numerycznego oraz, po dołą- niach napi�Ę wyłszych nił
pełni funkcj� nadrz�dnego czeniu do magistraliI2C, peł- zasilające spowoduje nieod-
odbiornika. Zako�czenie ni rol� urządzenia nadrz�d- wracalne uszkodzenie mik-
transferu podczas nadawa- nego. Oprogramowanie ste- roprocesora.
nia, jak i odbioru, generuje rownika umołliwia genero- Obw�d złołony z ele-
urządzenie nadrz�dne. Jest wanie sygnału startu, bit�w ment�w R3 i C1 słuły do
nim sygnał stopu (rys. 4). potwierdzenia, sygnału sto- wygenerowania impulsu ze-
Rys. 4.
Urządzenie nadrz�dne zwal- pu, w kałdym z 16 bajt�w, rującego podczas załączania
Rys. 5.
Elektronika Praktyczna 2/98
Elektronika Praktyczna 3/98
86
P R O J E K T Y C Z Y T E L N I K Ó W
niem strobującym tywne, na wyświetlaczu za-
WYKAZ ELEMENTÓW
E (6) modułu LCD. obserwujemy 3 symbole
Rezystory
Wysoki poziom uak- (gwiazdki). Pierwsza z nich
tywnia LCD i blokuje od lewej strony kryje wyłą- R1, R2: 3,3k&!
klawiatur�, niski na- czony sygnał startu. Gdy R3: 8,2k&!
tomiast powoduje ustawimy na jej pozycji
R4: dobierany
ustawienie wyprowa- kursor i naciśniemy kt�ry-
PR1: 10k&!
dze� LCD w stan wy- kolwiek z dw�ch klawiszy
Kondensatory
sokiej impedancji oznaczonych pionowymi
C1: 10�F/16V
i uaktywnia klawia- strzałkami, to uaktywnimy
C2, C3: 33pF
tur�. Nad prawidło- sygnał startu, na wyświet-
C4, C5, C6, C7: 100nF
wym działaniem tego laczu pojawi si� w miejscu
C8: 1000�F/16V
procesu czuwa mikro- gwiazdki litera P (war. po-
Półprzewodniki
Rys. 6. sterownik. Wyświet- czątkowy). Przez kolejne
lacz alfanumeryczny przyciśni�cie klawisza US1: AT89C2051
napi�cia zasilającego mikro- wraz z wbudowanym ste- oznaczonego pionową lub
US2: 74LS541
procesor. Do portu P3.2 zo- rownikiem HD44780 zawie- poziomą strzałką uzyskamy
US3: 7805
stał dołączony przetwornik ra 2 linie po 16 znak�w. wyłączenie tego parametru.
M1: mostek prostowniczy
piezoceramiczny. Mikropro- W przypadku zastosowania Druga gwiazdka od lewej
o obciążalności 1A
cesor potwierdza wykonanie wyświetlacza z podświetla- strony wyświetlacza, za wy-
MODUA
LCD: PC1602AR-I
zadanej funkcji przez gene- niem LED, naleły dobraĘ świetloną na 8 pozycjach
lub podobny z wbudowa-
rowanie kr�tkich d�wi�k�w. rezystor R4 ograniczający wartością bajtu, to nieak-
nym sterownikiem HD44780
Port P1 jest szyną danych. prąd tak, aby jego wartośĘ tywny bit potwierdzenia.
o organizacji 2 linie po 16
Mikrosterownik przesyła nią nie przekraczała wartości Aby go uaktywniĘ, naleły
znaków
instrukcje i dane do modułu podanej przez producenta wykonaĘ czynności opisane
Różne
LCD oraz odczytuje stan kla- (typowo od 20 do 80mA). przy sygnale startu. Na wy-
P1: dowolny przetwornik
wiatury. Drgania mechanicz- Naleły teł zwracaĘ uwag� świetlaczu pojawi si�
piezoceramiczny
ne klawiatury, kt�re mogłyby na wyprowadzenia zasila- w tym miejscu litera P.
spowodowaĘ wadliwe dzia- nia modułu. Mołna spotkaĘ Ostatnia gwiazdka to nie-
łanie sterownika, są elimi- moduły LCD z zamieniony- aktywny sygnał stopu. Przybierze ona nową, odczy-
nowane na drodze programo- mi biegunami zasilania. Wszystko, co zostało juł taną z magistrali I2C wartośĘ
wej. Naciśni�cie klawisza Układ zasilający jest typo- powiedziane, odnosi si� po uruchomieniu procedury
wymusza stan niski na od- wy. Pob�r prądu zaleły r�wnieł do sygnału stopu. transmisji. Przechodzimy te-
powiedniej linii portu P1. przede wszystkim od mo- Na wyświetlaczu pojawi si� raz do om�wienia klawiszy
Stanten odczytuje mikropro- dułu LCD. Jełeli zastosowa- litera K (sygnał ko�ca). Aby oznaczonych: �TX�, �TEST�,
cesor i realizuje odpowiada- no LCD bez podświetlania, wpisaĘ wartośĘ bajtu, kt�ry �RAM RESET�. Przycisk
jącą mu funkcj�. Układ sca- to mołna zasilaĘ układ ba- ma zostaĘ nadany, naleły �TX� słuły do nadania ma-
lony 74LS541 pełni rol� bu- teryjnie, gdył pobiera on kursor ustawiĘ na jedną gistralą ustawionych wcześ-
fora klawiatury. Naleły pa- tylko 15mA. z 8 pozycji (po załączeniu niej bajt�w. Jak zostało juł
mi�taĘ, łe tą samą szyną da- napi�cia zasilania zostaje powiedziane, maksymalnie
nych są przesyłane sygnały Opis funkcji sterownika uruchomiona procedura re- mołe ich byĘ 16. Naleły pa-
sterujące do modułu LCD. Do układu mikroproceso- setu i wszystkie bajty mają mi�taĘ, aby pierwszy bajt
Naciśni�cie klawisza pod- ra została dołączona klawia- wartośĘ zerową ) w pierw- przeznaczony do nadania był
czas obsługi LCD mogłoby tura 7-przyciskowa. Dzi�ki szej linii. Strzałkami piono- umieszczony na pierwszej
wywołaĘ przekłamanie modułowi wyświetlacza al- wą g�rną lub dolną wybie- pozycji (pod numerem 1 na
w transmisji danych. Abyte- fanumerycznego LCD, liczba ramy wartości kolejnych bi- LDC), gdył od niego właśnie
mu zapobiec zastosowano przycisk�w została zreduko- t�w w bajcie. Bit najbardziej rozpoczniesi�transmisja. B�-
układ buforujący, kt�ry blo- wana do minimum, zapew- znaczący znajduje si� na dzie ona kontynuowana
kuje podawanie poziomu niając duły komfort obsługi. pozycji najbardziej wysuni�- przez pobieranie kolejno
niskiego nastyki klawiatury. Klawisze oznaczone pozio- tej w lewo. W dolnej linii bajt�w ał do bajtu 16. Sta-
Wyprowadzenie G2 (19) mymi strzałkami słułą do wyświetlacza znajduje si� nie si� tak, gdy wszystkie 16
układu 74LS541 o aktyw- przesuwania kursora w lewo numer bajtu, kt�ryjestaktu- bajt�w było wcześniej przy-
nym poziomie niskim jest lub prawo. Wybieramy w ten alnie modyfikowany oraz gotowanych do nadania lub
połączone z wyprowadze- spos�b parametry bajtu, kt�- parametr decydujący, czy odbioru. Bajt, kt�ry ma
re b�dziemy modyfi- dany bajt zostanie nadany, wszystkie ustawienia nieak-
kowali. Mołemy in- czy teł odebrany. tywne (na LCD 3 symbole
dywidualnie dla Aby zmieniĘ numer bajtu gwiazdek) oraz bity na
kałdego bajtu usta- naleły kursor ustawiĘ w po- wszystkich pozycjach są ze-
wiaĘ sygnał startu, zycji �bajt�. Klawiszami rami i ustawioną opcj�
Rys. 7.
bit potwierdzenia, oznaczonymi pionowymi �nad.� nie zostanie nadany.
sygnał stopu oraz strzałkami mołemy zwi�k- W ten spos�b jest wykrywa-
konfigurowaĘ go ja- szaĘ i zmniejszaĘ numer baj- ny przypadek, gdy ciąg baj-
ko nadawczy lub od- tu. Zapewnia to swobodne t�w do nadania ma długośĘ
biorczy. Uaktywnie- poruszaniesi� po wszystkich mniejszą nił 16. W wi�k-
nie sygnału startu, dost�pnych 16 bajtach. Usta- szości zastosowa� tak właś-
stopu i bitu potwier- wiając kursor w pozycji nie jest. Wi�c za ostatnim
Rys. 8.
dzenia przeprowadza �nad.� mołemy ustaliĘ, czy bajtem przeznaczonym do
si� przez przeniesie- dany bajt zostanie nadany, transmisji musi znajdowaĘ
nie kursora do 1 li- czy teł odebrany (na wy- si� taki właśnie �pusty bajt�.
nii wyświetlacza świetlaczu�odb.�). CzynnośĘ Mikroprocesor wykryje go
i wybranie odpo- t� wykonujemy za pomocą i przerwie transmisj�. Jest
wiedniej pozycji. pionowych strzałek. W przy- oczywiste, łe gdyby taki bajt
Gdy wszystkie te padku wybraniaopcjiodbi�r, znalazł si� pośr�d całego ich
ustawienia są nieak- wartośĘ bajtu jest nieistotna. ciągu, przeznaczonego do
Rys. 9.
Elektronika Praktyczna 3/98
87
P R O J E K T Y C Z Y T E L N I K Ó W
wysłania, to nadawanie zo- cząwszy od 0 do wszystkich adresowy(1 0 1 0 A2 A1 A0 cia +5V przed włołeniem
stanie zako�czone właśnie 127 adres�w. Jej uruchomie- 0), bajt zawierający adres mikrosterownika w podstaw-
na tym bajcie. Pusty bajt nie nie powoduje wyświetlenie programowanej kom�rki pa- k� oraz podłączeniem mo-
mołe byĘ r�wnieł umiesz- �TEST I2C�. Jełeli adres mi�ci, bajt danych do zapi- dułu LCD. Moduł wyposało-
czony na pierwszej pozycji układu b�dzie zgodny z na- su. Bity A2, A1, A0 w bajcie ny w podświetlanie LED wy-
(pod numerem 1 na LCD), dawanym, to na LCD zosta- adresowym muszą byĘzgod- maga dobrania rezystora
gdył taka transmisja nie zo- nie wygenerowany napis ne z poziomami logicznymi ograniczającego prąd zgod-
stanie przeprowadzona. Gdy �ADRES UKŁADU� i zosta- wyprowadze� układu o tych nie z podanymi juł zasada-
transmisja przebiegnie pra- nie podana jego wartośĘ samych oznaczeniach. Wpis mi. Ostatnią czynnością jest
widłowo, to na LCD przez w postaci binarnej i dzie- przesłanych danych do mat- regulacja kontrastu wyświet-
kr�tkiczaszostanie wyświet- si�tnej. Informacja ta b�dzie rycy nieulotnej pami�ci roz- lacza LCD. Dokonujemy jej
lony napis �TX�. Jełeli wy- tak długo wyświetlana, ał poczyna si� po wystąpieniu przez odpowiednie ustawie-
stąpi błąd (brak potwierdze- nie zostanie naciśni�ty do- sygnału stopu w 3 bajcie. nie ślizgacza potencjometru
nia od urządzenia adresowa- wolny klawisz. Adrestenzo- Proces trwa kilka milise- PR1.
nego),to wygenerowany zo- staje zapisany w przezna- kund. Odczyt według swo- Maciej Zaremski SP2QVX
stanie napis �BRAK POTW. czonym do tego rejestrze bodnego adresu (rys. 8) po-
BAJT NR...�. W miejscu 3 i kolejne uaktywnienie oma- lega na przesłaniu czterech LITERATURA
kropek b�dzie numer bajtu, wianej funkcji rozpocznie bajt�w: bajtu adresowego (1 1. Elektronika Praktyczna
po kt�rego nadaniu mikro- si� od adresu o 1 wi�kszego. 0 1 0 A2 A1 A0 0), bajtu za- 10/94 - �Złącze I2C
procesor nie otrzymał po- Ten zabieg umołliwia wy- wierającego adres kom�rki w praktyce�
twierdzenia. Na LCD zosta- krycie wszystkich układ�w pami�ci, bajtu adresowego 2. Praktyczny Elektronik 8/
nie wyświetlony ten bajt, dołączonych do magistrali. (1 0 1 0 A2 A1 A0 1), bajtu 94, 9/94, 11/94, 12/94 -
w kt�rym naleły dokonaĘ W przypadku, gdy zostanie odczytanych danych. Ostat- �Opis magistrali I2C�
korekty. Jełeli wystąpił błąd, przeszukany cały obszar 127 ni bajt musi mieĘ ustawioną 3. USKA 6/93 - �Kontroler
przed przeprowadzeniem na- adres�w i nie wystąpi wy- opcj� �odb.�. magistrali I2C�,
st�pnejtransmisji mołna wy- krycie układu (świadczy to Odczytanie w ten spos�b �Przetwornik A/C, C/A
konaĘ zerowanie urządzenia o jego uszkodzeniu) na LCD całej zawartości pami�ci jest I2C�, �Port I/O 8-bitowy
I2C przez chwilowe odci�cie pojawisi� napis�BRAK WY- bardzo uciąłliwe. Aby uproś- I2C�
jego zasilania. Nie zawsze KRYCIA�, do rejestru prze- ciĘ t� operacj� naleły prze- 4. USKA 10/93 - �Pami�Ę
jest to jednak konieczne. chowującego wykryte adresy słaĘ do pami�ci najpierw nieulotna I2C�,
Pod przyciskiem �TEST� zostanie wpisana wartośĘ 3 pierwsze bajty (rys. 9). �Syntezer cz�stotliwości
kryje si� funkcja wykrywa- �0�. W bajcie 2 naleły ustawiĘ radiowych I2C�
nia adres�w urządze� dołą- Ostatnią funkcją do adres kom�rki, od kt�rej roz- 5. Elektor Elektronik 1/94
czonych do magistrali I2C. om�wienia jest �RAM RE- poczniemy odczyt. Nast�p- - �EEPROM I2C�,
Jak wiadomo, kałdy prawid- SET�. Kr�tkie naciśni�cie nie wykonaĘ zerowanie ste- �Wyłącznik mocy I2C�
łowo zaadresowany odbior- tego klawisza powoduje rownika i pierwszy bajt usta- 6. Serwis Elektroniki 2/96,
nik ma obowiązek potwier- wyzerowanie aktualnie wy- wiĘ z parametrem �odb.� 3/96 - �Pami�ci
dziĘ ten fakt urządzeniu branego bajtu. Wszystkie oraz aktywnym bitem po- EEPROM I2C�
nadrz�dnemu (mikroproce- ustawienia stają si� nieak- twierdzenia. Teraz kałde na- 7. Serwis Elektroniki 1/96,
sorowi). Na tej zasadzie tywne, bajt przyjmuje po- ciśni�cie �TX� spowoduje 2/96, 6/96 - �Wykaz
opiera si� działanie proce- staĘ �pustego�, w tej posta- odczyt i wyświetlenie kolej- układ�w scalonych
dury wykrywania adres�w. ci nie zostanie nadany. nych kom�rek pami�ci. Jest sterowanych szyną I2C�
Dzi�ki niej mołna bardzo Dłułsze przyciśni�cie, ał to mołliwe dlatego, łe bit
szybkostwierdziĘ podjakim do wygenerowania sygnału potwierdzenia automatycz-
adresem widoczny jest ba- akustycznego, spowoduje nie zwi�ksza o 1, po kałdej
dany układ scalony. Jest to wywołanie drugiej funkcji. transmisji, rejestr zawierają-
pierwsza czynnośĘ jaką na- Jest nią zerowanie wszyst- cy adres odczytywanej ko-
leły wykonaĘ podczas uru- kich 16 bajt�w oraz wpisa- m�rki pami�ci. Operacja ta
chamiania aplikacji zawie- nie wartości �0� do rejestru nosi nazw� autoinkrementa-
rającej układy I2C. adresowego procedury testu cji.
W ten spos�b sprawdzi- I2C. Na wyświetlaczu na
my poprawnośĘ konfiguracji kr�tko pojawi si� napis Montał i uruchomienie
pin�w adresowych układu �RAM RESET�. Układ sterownika jest
scalonego. W przypadku prosty w montału. Najlepiej
usterki związanej z szyną Przykłady zastosowania zmontowaĘgo na 2 płytkach.
I2C, w sprz�cie RTV mołna sterownika I2C Pierwsza z nich zawiera
wykryĘ uszkodzony układ. Jednym z wielu zastoso- układ zasilający, mikroste-
Przed uruchomieniem tej wa� komunikacji magistralą rownik, przetwornik piezoce-
procedury naleły upewniĘ I2C jest odczyt i zapis pa- ramiczny. Na drugiej propo-
si�, czy szyna zegarowa mi�ci nieulotnej EEPROM. nuj� umieszczenie klawiatu-
i szyna danych są �wolne�. Układ AT24C02 (rys. 6) jest ry, układubuforującegoi mo-
Adresy układ�w wraz z ca- pami�ciątegotypu o pojem- dułu LCD. Obydwie płytki
łymi procedurami sterowa- ności 256 bajt�w. mołna połączyĘ 14 przewo-
nia mołna odnale�Ę w lite- Zapis wedługswobodne- dową taśmą z zaciskanymi
raturze. Podczas funkcji go adresu polega na prze- wtyczkami typu FC14.
�TEST� są nadawane magis- słaniu 3 bajt�w magistralą Uruchomieniesprowadza
tralą bajty adresowe, po- (rys.7). Są nimi kolejno: bajt si� doskontrolowania napi�-
Elektronika Praktyczna 2/98
Elektronika Praktyczna 3/98
88