2 Cyfrowe układy sekwencyjne
Cel ćwiczenia
Celem ćwiczenia jest zapoznanie się z cyfrowymi elementami pamiętającymi, budową i zasada
działania podstawowych przerzutników oraz liczników cyfrowych z wykorzystaniem cyfrowych
układów TTL małej i średniej skali integracji (bramek NAND i NOR).
2.1 Sekwencyjne układy pamiętające
Układy (cyfrowe) logiczne dzieli się na układy kombinacyjne i sekwencyjne. Układem
LABORATORIUM ELEKTRONIKI
kombinacyjnym nazywamy układ, w którym kombinacje sygnałów wejściowych w sposób
jednoznaczny określają kombinacje wartości sygnałów wyjściowych. Oznacza to, że stan poziomów
wyjściowych w układzie kombinacyjnym zależy w każdej chwili tylko od aktualnego stanu poziomów
sygnałów wejściowych. Układem sekwencyjnym (ang. sequential logic circuits) nazywamy układ,
w którym poziomy sygnałów wyjściowych zależą nie tylko od aktualnego stanu poziomów sygnałów
na jego wejściu ale również od stanu poziomów, które występowały uprzednio. Oznacza to, że układy
te zawierają elementy pamiętające i nazywane są czasem układami kombinacyjnymi z pamięcią 
rys. 1.
Cyfrowe układy sekwencyjne
Rys. 1 Schemat układu sekwencyjnego
W układach cyfrowych do realizacji bloku pamięci używane są przerzutniki. Są to elementy
(podobnie jak bramki) mające na swoim wyjściu jeden z możliwych dwóch stanów stabilnych 0 lub 1
(odpowiadające stanom logicznym H i L). Przerzutnik zachowuje jednak swój stan wyjścia po zaniku
przyczyny, która ten stan zainicjowała. Kolejna zmiana jego stanu wyjść jest możliwa dopiero, gdy
Jakub Kaz
mierczak
wystąpi kolejna przyczyna.
Układ sekwencyjny może być opisany za pomocą dwóch funkcji:
1. Y = f(X,A) - wyjście zależy od stanu wewnętrznego i wejść
2. Y = f(A) - wyjście zależy wyłącznie od stanu wewnętrznego
gdzie A to stan wewnętrzny, X i Y są odpowiednio sygnałem wejściowym (We) i wyjściowym (Wy).
Pierwsza funkcja dotyczy tzw. automatu Mealy'ego, druga automatu Moore'a - oba automaty są sobie
równoważne.
2 Cyfrowe układy sekwencyjne
Zachowanie układu sekwencyjnego może być opisane następująco:
2.1 Sekwencyjne układy pamiętające
�! słownie;
2.2 Przerzutniki
�! za pomocą przebiegów czasowych - pokazujący zależności czasowe pomiędzy X i Y;
2.2.1 Przerzutnik RS i SR
�! za pomocą grafów przejść (ich wygląd zależy od rozpatrywanego automatu);
2.2.2 Przerzutnik typu D
�! za pomocą tablic przejść (najbardziej przejrzysty zapis, ponieważ określa, jaki będzie
2.2.3. Przerzutnik J-K (JK-MS)
kolejny stan przerzutnika w zależności od aktualnego stanu przerzutnika i od
2.2.4. Przerzutnik T
aktualnego stanu jego wejść).
2.3 Liczniki
Wśród układów sekwencyjnych (podobnie jak we wszystkich układach logicznych z pamięcią)
2.5 Rejestry
wyróżniamy układy synchroniczne i asynchroniczne. W układach synchronicznych występuje
2.6 Hazard i wyścigi
pewien (co najmniej jeden) wyróżniony sygnał  zwany przebiegiem zegarowym, taktującym lub
2.7 Zagadnienia kontrolne i literatura synchronizującym. Przebieg ten wyznacza cykl pracy układu, a jego okres stanowi umowną jednostkę
czasu. Sygnał zegarowy określa chwile, w których stany wejść oddziałują na układ. Chwile te są
wyznaczane przez zbocze dodatnie bądz
ujemne przebiegu taktującego, dlatego mówimy o
synchronizacji układu zboczem narastającym lub opadającym. W chwilach tych stan innych wejść nie
2
powinien się zmieniać. Odcinek czasu pomiędzy dwoma kolejnymi zboczami aktywnymi sygnału natomiast przerzutnik sterowany poziomem niskim  0 ma wejście zegarowe poprzedzone kółeczkiem
zegarowego jest nazywany taktem. W układach asynchronicznych każda zmiana stanu wejść układu (symbolem negacji).
oddziałuje na układ, powodując jego reakcję.
Większość przerzutników to przerzutniki synchroniczne. Wyjątek stanowi najprostszy przerzutnik
nazywany asynchronicznym przerzutnikiem RS.
2.2 Przerzutniki
Przerzutniki (z ang. flip-flop), oprócz bramek logicznych, są podstawową grupą elementów
Rys. 2 Metody oznaczania sposobu wyzwalania
stosowanych w technice cyfrowej. Wykorzystuje się je do przechowywania małych ilości danych, do
których musi być zapewniony ciągły dostęp. Jest to spowodowane fizycznymi i funkcjonalnymi
Wejścia zegarowe przerzutników sterowanych zboczem oznacza się małym trójkącikiem  sterowane
cechami przerzutników. Są one większe od pojedynczej komórki pamięci, ale pozwalają pozostałym
zboczem narastającym, lub trójkącikiem z symbolem negacji (kółeczkiem)  sterowane zboczem
częściom układu na bezpośredni dostęp do przechowywanych danych.
opadającym .
Pierwszy elektroniczny przerzutnik typu flip-flop wynaleziony został w roku 1919 przez dwóch
2.2.1 Przerzutnik RS i SR
naukowców - Williama Ecclesa i F.W. Jordana. Początkowo nazywano go układem przełączającym
Ecclesa-Jordana. Układ ten zbudowany był z dwóch aktywnych elementów elektronicznych - lamp
Asynchroniczny przerzutnik RS (od ang. RS flip flop lub SR flip flop czyli Set-Reset tzn. Ustaw-
elektronowych (pierwsze tranzystory powstały dopiero w 1949 roku). Angielska nazwa flip-flop
Zeruj) jest najprostszym rodzajem przerzutnika, który można zbudować z dwóch dwu wejściowych
powstała póz
niej jako efekt naśladowania dz
więku wydawanego przez głośniki podłączone do
bramek NOR lub NAND. Przerzutnik powstaje dzięki sprzężeniu zwrotnemu (ang. feed back) wyjść z
wzmacniacza akustycznego sterowanego przez wymieniony przerzutnik.
wejściami. Sprzężenie zwrotne powoduje, iż przerzutnik utrzymuje ostatni stan wyjść Qn-1 po przejściu
Przerzutnikami są układami o skończonej ilości wejść i wyjść. W schematach układów
stanów logicznych na wejściach w stan neutralny.
elektronicznych stosuje się symbol przerzutnika pokazany na rys. 1a. Przerzutnik ma dwa wyjścia
Przerzutnik ten ma dwa wejścia informacyjne/programujące R i S oraz dwa wyjścia Q i ~Q .
komplementarne Q i ~Q (będące negacją wyjścia Q, a ponieważ zawsze występuje, stąd czasem jest
Wejścia R i S są wejściami asynchronicznymi tzn. ich stany natychmiast oddziaływają na stany wyjść.
pomijane na schematach) oraz pięć wejść: - dwa wejścia informacyjne synchroniczne A i B
Na rys 3a przedstawiono schemat przerzutnika asynchronicznego RS zbudowanego z bramek NOR.
(oznaczane też jako D1, D2...  ang. Data), - dwa wejścia informacyjne asynchroniczne
(programująco-ustawiające) s i r oraz wejście zegarowe C (ang. Clock).
Rys. 3 Asynchroniczny przerzutnik RS zbudowany z bramek NOR: a) schemat logiczny;
b) symbol graficzny; c) tablica stanów; d) uproszczona tablica stanów
Rys. 1a Symbole przerzutnika.
Na rysunku 3e i 3f przedstawiono kilka kolejnych stanów przerzutnika.
Sposób oddziaływania zmiennych A i B na wartości zmiennych Q i ~Q (oznaczany także jako Q* e) f)
1
0
lub ) jest różny i decyduje on o nazwie typu przerzutnika. Zmienne s i r, zaznaczone na rys. 2, 0
oddziałują na wartości zmiennych Q i ~Q. Zmienna s zwana jest zmienną wpisującą (ang. set), czasem
ustawiającą (ang. preset). Zmienna r zwana jest zmienną zerującą (ang. reset lub clear). Kółko na
wejściu, podobnie jak w przypadku bramek, oznacza inwersję sygnału (~s,~r) lub aktywny niski
poziom logiczny zmiennej. Na wejście oznaczone literą C (CP, CL, CLK, T) wprowadza się impuls
taktujący (synchronizujący), wejście zegarowe. Często część wejść przerzutnika nie jest używana,
korzysta się na przykład tylko z wejść synchronicznych lub asynchronicznych. Może być również taka
0
1
1
sytuacja, że wykorzystywane są wejścia synchroniczne i jedno z wejść asynchronicznych (np. w
Rys. 3 Zasada działania RS e) kolejne stany przerzutnika f) przebiegi czasowe
licznikach). Gdy o wartości zmiennych wyjściowych przerzutnika decydują tylko wejścia
asynchroniczne, mówimy wtedy o przerzutniku asynchronicznym. Gdy stan przerzutnika ulega
Podanie stanu  1 na jedno z wejść informacyjnych (programujących) powoduje ustawienie na
zmianie pod wpływem impulsu taktującego, mamy do czynienia z przerzutnikiem synchronicznym.
wyjściu odpowiadającej mu bramki stanu  0 - suma dwóch sygnałów, z których co najmniej jeden jest
Wszystkie, z wyjątkiem przerzutnika typu D, mogą występować w wersji asynchronicznej (wtedy są
równy  1 wynosi  1 a po zanegowaniu daje  0 . Podanie stanu  1 na obydwa wejścia przerzutnika
oznaczane małymi literami, np. rs, t) oraz w wersji synchronicznej (oznaczane wielkimi literami).
spowodowałoby wystąpienie stanów  0 na obydwu wyjściach, co jest niezgodne z założeniem, że w
Istnieje kilka różnych typów przerzutników: asynchroniczne (RS) i synchroniczne (RS, D latch,
przerzutniku jedno wyjście jest negacją drugiego. Stan ten jest nazywany stanem niedozwolonym N.
D flip-flop, T, JK )
Podanie stanu  0 na obydwa wejścia daje możliwość określenia stanu wyjść w chwili n-tej wyłącznie
Wspomniane wcześniej wejście zegarowe posiada większość przerzutników (za wyjątkiem
na podstawie stanu wyjść w chwili n-1. Jest to stan w którym przerzutnik realizuje funkcję pamiętania
przerzutnika prostego RS). Rodzaj sterowania tym wejściem (zależy od konstrukcji przerzutnika) jest
sygnału poprzedniego. Na rysunkach 3b, 3c i 3d zamieszczono odpowiednio symbol graficzny
oznaczony na symbolu przerzutnika (rys. 2). Przerzutniki mogą być sterowane poziomem lub
asynchronicznego przerzutnika RS jego tablicę prawdy oraz jej wersję uproszczoną. Symbol X
zboczem. Wejście bez oznaczeń wskazuje na przerzutnik sterowany poziomem wysokim  1 ,
oznacza dowolny sygnał.
3 4
W przerzutniku SR zbudowanym z bramek NAND wejścia ~S i ~R są aktywne przy stanie  0 . 2.2.2 Przerzutnik typu D
Stan  1 jest dla nich stanem neutralnym. Jeśli wejście ~S przejdzie w stan  0 , to wymusi ono stan
Przerzutnik D jest rozszerzoną wersją przerzutnika RS. Występuje w nim tylko jedno wejście
 1 na wyjściu Q.
ustawiające (D) oraz wejście taktujące (C). Oprócz synchronicznego wejścia typu D przerzutnik
Przejście wejścia ~R w stan  0 wymusi stan  0 na wyjściu Q. Powrót wejść ~S i ~R do stanu
posiada często również asynchroniczne wejścia typu s (Set) i r (Reset). Służą one do ustawiania
neutralnego nie zmienia stanu logicznego wyjścia Q - przerzutnik zapamiętuje ustawiony stan
wartości początkowej (s) i zerowania przerzutnika (r). Wejścia asynchroniczne mają większy priorytet
logiczny. Jeśli oba wejścia ~S i ~R znajdą się w stanie niskim  0 , będziemy mieli do czynienia ze
od wejścia synchronicznego i działają nawet wtedy, gdy na wejście zegarowe nie jest podawany
stanem zabronionym - oba wyjścia Q i ~Q znajdą się w stanie wysokim  1 . Powrót jednego z wejść
odpowiedni stan. Przerzutnik D spełnia funkcję przepisywania informacji z wejścia D na wyjście Q z
~S lub ~R do stanu neutralnego 1 wymusi odpowiedni stan przerzutnika. Problem jednakże pojawi się,
opóz
nieniem jednego impulsu taktującego, stąd też pochodzi jego nazwa (ang. Delay).
jeśli oba wejścia ~S i ~R jednocześnie przejdą ze stanu  0 do stanu  1 . W takim przypadku stan
W przerzutniku RS z wejściem taktującym może wystąpić taka kombinacja sygnałów
przerzutnika będzie zależał od wewnętrznych hazardów i wynik jest nieokreślony, tzn. na wyjściu Q
(C=R=S=1), przy której stan wyjść jest zabroniony lub nieokreślony. Zostało to wyeliminowane w
może pojawić się zarówno stan  0 jak i stan  1 - nie da się przewidzieć, który z tych stanów ustali
standardowym przerzutniku D (posiadającym jedynie wejścia D i C), dzięki zastosowaniu inwertera
się w przerzutniku.
przed jedną z bramek wejściowych (inwerter może być zastąpiony poprzez odpowiednią konfigurację
Na rys. 4 przedstawiono schemat logiczny przerzutnika RS zbudowanego z bramek NAND, jego
bramek). Ponadto przerzutnik D może być tak wykonywany, że tylko zbocze narastające powoduje
symbole oraz uproszczona tablice prawdy.
zmianę sygnału na wyjściu przerzutnika. Unika się dzięki temu ewentualnych zakłóceń, związanych
ze zmianą stanu wejścia D podczas trwania impulsu zegarowego.
a) b) c) d)
Zmiana stanu na wejściu D zmienia jednocześnie stan obu wejść S i R. Przy D = 1 uzyskuje
~S ~R Qn ~Q
się S = 1 i R = 0; przy D = 0 uzyskuje się S = 0 i R = 1. Impuls synchronizujący ustawia wyjścia
1 1 Qn-1 ~Qn-1
przerzutnika zgodnie z zasadami zmiany stanu przerzutnika RS. Przy D = 1 ustawiane jest Q = 1, przy
0 1 1 0
D = 0 ustawiane jest Q = 0. Po zakończeniu aktywnego zbocza impulsu synchronizującego przerzutnik
1 0 0 1 przechodzi w stan pamiętania i przestaje reagować na zmiany wejścia D. Przerzutnik o takich
właściwościach nazywany jest przerzutnikiem zatrzaskowym (ang. latch), gdyż  zatrzaskuje
0 0 N N
informacje przy zamykaniu bramek, doprowadzających sygnały wejściowe. Na rys. 6 przedstawiono
schemat logiczny przerzutnika typu D latch, jego symbol, tablice stanów oraz przebiegi czasowe.
Rys. 4 Asynchroniczny przerzutnik RS zbudowany z bramek NAND: schemat logiczny,
symbole graficzne, przebiegi czasowe i tablica stanów
Przerzutnik RS występuje także w wersji synchronicznej, która różni się w swojej budowie od
przerzutnika asynchronicznego dodatkowymi dwoma bramkami dołączonymi na wejścia układu.
Przez doprowadzanie sygnałów do wejść R i S można dowolnie ustawiać stany wyjść, ale
tylko w tych momentach czasowych, w których na wejściu C panuje stan wysoki. Dzięki takiemu
rozwiązaniu w większych systemach cyfrowych możliwe jest wcześniejsze przygotowanie
odpowiednich sygnałów sterujących na wejściach poszczególnych stopni układu, a ustawienie
sygnałów na wyjściach następuje po pojawieniu się sygnału taktującego - równocześnie na wszystkich
przerzutnikach. Wejścia R i S nazywa się wejściami przygotowującymi. Schemat przerzutnika,
symbol oraz przebiegi czasowe przedstawiono na rys. 5. Tablice stanów są analogiczne jak dla
przerzutnika asynchronicznego.. Na rys. 5c podkreślono stany stabilne, tzn. nie powodujące zmiany
stanu wyjść. Praca synchroniczna nie rozwiązuje jednak problemu stanów zabronionych (kombinacja
dwóch jedynek na wejściach R i S).
a)
c)
Rys. 6 Przerzutnik D typu latch: schematy logiczne modyfikacji RS z bramek NAND
(z inwerterem i bez), schemat logiczny z symbolem RS, symbol D, tablica stanów i
przebiegi czasowe
Przerzutnik typu latch (zatrzask) jest jedną z wersji przerzutnika D wyzwalanego nie zboczem, lecz
poziomem. W celu wyzwalania zboczem wymagany jest układ przerzutnika łączącego dwa
przerzutniki D Latch wg schematu Master-Slave (ang. master slave D flip-flop) - rys. 7. Przerzutnik
Rys. 5 Synchroniczny przerzutnik RS: schemat logiczny, symbol i przebiegi czasowe
taki zapamiętuje stan wejścia D tylko przy odpowiedniej zmianie poziomu logicznego na wejściu
zegarowym C. Pierwszy przerzutnik D (zwany Master) steruje drugim przerzutnikiem D (zwanym
Rysunek 5a przedstawia schemat przerzutnika synchronicznego RS zbudowanego z bramek NOR.
Slave), który wyzwalany jest zanegowanym sygnałem zegara z pierwszego przerzutnika. Dzięki temu
Na rysunkach 5b zamieszczono odpowiednio symbol graficzny synchronicznego przerzutnika RS, a
w danym momencie zawsze aktywny jest tylko jeden z przerzutników.
na 5c przebiegi czasowe. W praktyce do budowy tego typu przerzutników wykorzystuje się bramki z
układów serii TTL 7400 i 7402.
5 6
Rys. 9 Schemat przerzutnika (z wykorzystaniem bramek NAND), symbol, tablica przejść oraz
przebiegi czasowe przerzutnika JK
Rys. 7 Przerzutnik D wyzwalany zboczem impulsu typu Master-Slave
Na rys. 8 porównano w dziedzinie czasu pracę przerzutnika D typu latch (wyzwalanego Należy jednak zaznaczyć, że wyżej przedstawiony układ w takiej postaci nie może być
praktycznie zbudowany, gdyż przy wyzwalaniu potencjałowym (szerokimi impulsami), wskutek
poziomem) i przerzutnika typu flip-flop (master-slave wyzwalanego zboczem).
jednoczesnego doprowadzenia sygnałów l na oba wejścia w układzie wystąpiłaby generacja. Z tego
względu scalone przerzutniki JK są wykonywane w tzw. systemie "Master-Slave" (JK-MS), to jest
złożonym systemie wyzwalania potencjałowego na zboczach impulsu taktującego.
Przerzutnik taki, zwany też dwutaktowym lub dwuzboczowym (bo do ustawienia stanu
przerzutnika są wymagane dwa kolejne zbocza impulsu zegarowego tzn. cały pojedynczy impuls
prostokątny) działa w ten sposób, że w czasie pierwszego zbocza (narastającego) są próbkowane stany
wejść J i K, drugie zbocze (opadające) powoduje zgodną z tablicą przejść zmianę stanu przerzutnika.
W rezultacie zmianę stanu obserwujemy przy opadającym zboczu impulsu zegarowego.
Jak przedstawiono na rys. 10, przerzutnik dwutaktowy JK składa się z dwu przerzutników
połączonych kaskadowo.
Rys. 10 Schemat blokowy i ideowy przerzutnika JK-MS
Rys. 8 Przebiegi czasowe przerzutnika D latch i D wyzwalanego zboczem impulsu typu
2.2.4. Przerzutnik T
Master-Slave (strzałki wskazują moment zbocza narastającego)
Jeżeli połączy się wejścia J i K przerzutnika JK-MS razem w jedno wejście, to powstanie przerzutnik
T mający wejście informacyjne T oraz taktujące C. Jeżeli na wejściu T jest przygotowany stan 1, to po
2.2.3. Przerzutnik J-K (JK-MS)
każdym impulsie taktującym stan przerzutnika zmienia się na przeciwny. W takim układzie
przerzutnik T pracuje jako dzielnik częstotliwości przez 2. Przy T=0 przerzutnik nie zmienia swego
Przerzutnik JK (ang. J-K flip flop) może być uważany za rozwiniętą wersję przerzutników RS, gdyż
stanu - występuje blokada stanów wyjściowych. Symbol graficzny, tabelę stanów oraz przebiegi
mając podobne właściwości logiczne nie ma stanów wejściowych niedozwolonych. Jest zatem
czasowe przerzutnika T aktywnego zboczem narastającym przedstawiono na rys. 11.
możliwe jednoczesne doprowadzenie do obu wejść zarówno sygnałów 1, jak i sygnałów 0.
Jednocześnie jest też elementem bardziej uniwersalnym niż przerzutnik D, gdyż posiada dwa
wejścia informacyjne J i K (litery te wybrano arbitralnie jako dwie kolejne litery alfabetu), na których
dozwolone są wszystkie kombinacje sygnałów. Wejścia te pozwalają na oddziaływanie na stan wyjść
przerzutnika, wejście J odpowiada wejściu S (Set) i służy do ustawienia przerzutnika, natomiast
wejście K służy do kasowania przerzutnika (równoznaczne z wejściem R - Reset). Ustawianie i
kasowanie przerzutnika odbywa się w chwili, gdy na wejściu zegarowym pojawi się opadające zbocze
sygnału. Niektóre rozbudowane wersje tego przerzutnika posiadają dodatkowo dwa asynchroniczne
wejścia PRESET (ustawia Q na 1) oraz CLEAR (ustawia Q na 0).
Rys. 11 Symbol graficzny, tabelę stanów oraz przebiegi czasowe przerzutnika T
Wejście J = 1 ustawia przerzutnik w stan 1, a wejście K = 1 ustawia przerzutnik w stan 0. Dla
stanu J = 0 i K = 0 przerzutnik ten pamięta stan poprzedni. Podanie stanu J = 1 i K = 1 sprawia, 2.3 Liczniki
przerzutnik zmienia swój stan na przeciwny w stosunku do poprzedniego. Wszystkie zmiany wyjść
Liczniki są, obok rejestrów, typowymi układami funkcjonalnymi stosowanymi powszechnie w
zachodzą w obecności aktywnego zbocza impulsu zegarowego podanego na wejście C (dla oznaczenia
różnego rodzaju układach cyfrowych i służą do zliczania impulsów i pamiętania ich liczby.
na rys. jest to zbocze opadające).
Na rys. 12 przedstawiono ogólny schemat blokowy licznika impulsów. Impulsy zliczane
Schemat przerzutnika (z wykorzystaniem bramek NAND), symbol, tablice przejść oraz
podawane są na wejście zliczające licznika. Oprócz wejścia dla impulsów zliczanych, licznik ma
przebiegi czasowe przedstawiono na rys. 9.
zazwyczaj ustawiające jego stan początkowy. Ustawianie wszystkich przerzutników wchodzących w
7 8
skład licznika, niezależnie od ich aktualnych stanów, w stan 0 nazywa się zerowaniem. Stan licznika Wejście pierwszej dwójki liczącej jest wejściem licznika, wyjścia obu dwójek ("WY0" i "WY1")
(jego zawartość) określony jest poprzez poziomy sygnałów poszczególnych jego stopni. stanowią wyjście licznika. Zawartość licznika - jakaś konkretna liczba, będąca wynikiem zliczania
impulsów wejściowych - jest reprezentowana (w postaci binarnej) przez stany wyjść poszczególnych
dwójek liczących. U dołu rys. 15b, nad linią wskazującą kierunek czasu, cyframi od 0 do 3 została
oznaczona zmieniająca się w czasie zawartość licznika: 0, 1, 2, 3 i znów 0, 1. W analogiczny sposób
można zbudować licznik modulo 8 i modulo 16.
Tak budowane liczniki nazywane są licznikami asynchronicznymi, gdyż zmiana stanu danej
dwójki liczącej zachodzi jako konsekwencja uprzedniej zmiany stanu na wyjściu poprzedniej dwójki.
Natomiast licznik, w którym impulsy zliczane podawane są na wejścia zegarowe wszystkich jego
przerzutników nazywa się licznikiem synchronicznym. Liczniki takie są szybsze, charakteryzują się
Rys. 12 Schemat blokowy licznika mniejszymi opóz
nieniami i większą częstotliwością pracy, a przede wszystkim nie występuje zjawisko
opóz
nień (i fałszywych przeskoków) wynikających z różnych czasów propagacji sygnału przez
Podstawowym elementem licznika jest przerzutnik z wejściem zegarowym (bez wejść
przerzutniki licznika.
programujących), który dzieli przez 2 częstotliwość impulsów podawanych na to wejście. W praktyce
Aby ułatwić budowę liczników pracujących w układach dziesiętnych oraz odmierzających
można otrzymać taki dzielnik z przerzutników typu T (przedstawiono w pkt. 2.2.4), D lub JK, a
czas (potrzebne tu np. liczenie "do 6"), zostały zaprojektowane specjalne podzespoły w postaci
układy takie nazywa się także dwójkami liczącymi. Układy te przy każdym impulsie zegarowym
układów scalonych, liczących mod. 2 i mod. 5 (UCY 7490), mod. 2 i mod. 6 (UCY 7492) oraz mod. 2
zmieniają swój stan na przeciwny. Na rys. 13 przedstawiono model takiej dwójki liczącej z
i mod. 8 (UCY 7493). Jednym z popularniejszych scalonych liczników jest UCY 7493 (rys. 16).
wykorzystaniem przerzutnika typu D.
C
QA
QB
QC
QD
Rys. 13 Dwójka licząca na przerzutniku D oraz wykres czasowy
Rys.16 Blokowa budowa licznika UCY7493 oraz przebiegi czasowe na jego wyjściach
Przerzutnik D zmienia stan na przeciwny po każdym impulsie zegara, ponieważ do wejścia D
Układ scalony 7493 zawiera cztery przerzutniki JK - MS. Trzy przerzutniki (B, C, D) są połączone
przerzutnika jest doprowadzany sygnał z jego własnego wyjścia ~Q. Wobec tego w momencie
szeregowo, tworząc licznik mod 8, a czwarty przerzutnik (A) jest dwójką liczącą, która może być
nadejścia impulsu zegara przerzutnik D widzi na wejściu negację swojego własnego stanu. W każdym
wykorzystana dwojako: wspólnie z licznikiem mod 8 tworzy licznik mod 16, albo samodzielnie jest
przypadku częstotliwość przebiegu wyjściowego jest dwukrotnie mniejsza od częstotliwości przebiegu
licznikiem mod 2. A
ącząc wyjście QA pierwszego przerzutnika z wejściem licznika 3 - bitowego
wejściowego.
(Bwe), uzyskujemy licznik mod 16, zliczający w kodzie naturalnym dwójkowym, przy czym
Również na bazie przerzutnika JK można zbudować dwójkę liczącą i to na kilka sposobów (rys. 14).
wyjściami licznika są wyprowadzenia QA, QB, QC, QD. Wszystkie przerzutniki w tym liczniku pracują
w układzie dwójek liczących i kolejność ich połączeń nie ma znaczenia. Zerowanie licznika 7493
odbywa się przez podanie na wejścia R01 i R02 stanu wysokiego. Poprzez odpowiednie połączenie
pomiędzy poszczególnymi wyjściami i wejściami układu scalonego można uzyskać licznik o
dowolnym modulo (rys. 17)
Rys. 14 Przykłady przekształcenia przerzutnika JK w dwójkę liczącą
Gdy wyjście jednej dwójki liczącej połączymy z wejściem drugiej, otrzymamy licznik liczący do
"czterech" (modulo 4). Na rys. 15 mamy schemat oraz przebiegi stanów logicznych na wejściu i
wyjściu takiego licznika.
Rys.17 Szereg możliwości uzyskania liczników o różnym modulo z układu UCY7493
Rys.15 Schemat oraz przebiegi stanów logicznych licznika modulo 4
9 10
2.5 Rejestry 2.6 Hazard i wyścigi
Rejestrem nazywamy układ cyfrowy służący do przechowywania (pamiętania) informacji. W układach sekwencyjnych (wykorzystujących sprzężenie zwrotne) może dochodzić czasami do
Składa się z przerzutników i bramek powodujących zmiany stanu tych przerzutników. Przerzutniki niekorzystnych zjawisk zwanych hazardem oraz wyścigów, których to podłożem jest niezerowy czas
przechowują informację dwójkową, podczas gdy bramki tworzą układ kombinacyjny wprowadzania i propagacji sygnałów. Hazardem (czasem nazywane też ryzykiem) określane jest zjawisko
wyprowadzania informacji z rejestru.
krótkotrwałej zmiany wartości sygnału wyjściowego (błędne stany wyjścia), wywołanej różnicą
Ze względu na rodzaj działania, rejestry dzielą się na pamiętające, przesuwające i liczące.
opóz
nień wnoszonych przez bramki logiczne. Krótkotrwałe zmiany mogą być
Rejestr pamiętający służy tylko do pamiętania określonej liczby bitów informacji. Rejestr
podtrzymywane w wyniku istnienia sprzężenia zwrotnego i wówczas działanie układu
przesuwający jest to zespół przerzutników połączonych w ten sposób, że informacja z każdego
sekwencyjnego będzie nieprawidłowe. Przyczyną są różnice w czasie dotarcia oraz wartości
przerzutnika może być przesłana do sąsiedniego przerzutnika. Rejestr przesuwający jest układem
sygnału do określonego miejsca układu w zależności od drogi jaką pokonują (rys. 21).
synchronicznym. Schemat blokowy rejestru przesuwającego przedstawia rys. 18.
Rys. 21 Graficzne zobrazowanie zjawiska hazardu
Rys.18 Schemat blokowy rejestru przesuwającego
Wyścigi to zjawisko docierania do określonego elementu układy (przerzutnika) co najmniej dwóch
Rejestr liczący jest to układ złożony z rejestru przesuwającego oraz obwodu sprzężenia zwrotnego
sygnałów wejściowych w innej kolejności niż zostało to zaprojektowane. Szybsze docieranie jednego
generującego sygnał podawany na wejście szeregowe rejestru. Sygnał ten jest funkcją sygnałów
z sygnałów przed innym sygnałem (który miał dłuższą drogę) również wynika z niezerowych czasów
wejściowych rejestru przesuwającego. Schemat blokowy rejestru liczącego przedstawia rys. 19.
propagacji.
2.7 Zagadnienia kontrolne
1. Definicja układu sekwencyjnego i jego blokowa budowa.
2. Podział i rodzaje układów sekwencyjnych. Podać różnice w działaniu układów sekwencyjnych
asynchronicznych i synchronicznych.
3. Metody opisu działania układów sekwencyjnych.
4. Definicja przerzutnika i opis jego blokowej budowy.
Rys.19 Schemat blokowy rejestru liczącego
5. Typy wejść przerzutników i ich priorytety.
6. Wymienić rodzaje przerzutników.
W zależności od typu rejestru informacja może być zapisywana w sposób szeregowy (bit po bicie w
7. Budowa, zasada działania i tablica przejść przerzutnika RS.
takt sygnału zapisującego) lub równoległy (całe słowo wejściowe jest zapisywane w chwili
8. Budowa, zasada działania, tablica przejść i typy przerzutnika D.
wyznaczonej przez sygnał zapisujący). Również odczyt zapisanej informacji może się odbywać w
9. Budowa, zasada działania i tablica przejść przerzutnika T.
sposób szeregowy bądz
równoległy. Schemat funkcjonalny rejestru przedstawiono na rys. 20.
10. Budowa, zasada działania, tablica przejść i typy przerzutnika JK.
11. Definicja i podział liczników.
12. Metody konstrukcji dwójki liczącej przy wykorzystaniu różnych przerzutników.
13. Różnice pomiędzy licznikiem asynchronicznym a synchronicznym.
14. Budowa i zasada działania licznika modulo 4, 8 i 16.
15. Blokowa budowa licznika UCY7493.
16. Definicja, budowa i rodzaje rejestrów.
17. Zjawisko hazardu i wyścigów.
Rys. 20 Schemat funkcjonalny rejestru 2.8 Literatura
Sygnały wejściowe A, B, C i D podają informację do zapamiętania w rejestrze. Wejście CLK jest
1. J. Kalisz Podstawy elektroniki cyfrowej WKA

wejściem zapisującym informację z wejść A...D do rejestru. W zależności od typu zastosowanych
2. B. Wilkinson Układy cyfrowe WKA

przerzutników zapis może następować przy zmianie poziomu logicznego na wejściu CLK z 0 na 1
3. W. Sasal Układy scalone WKA

(zbocze dodatnie) lub z 1 na 0 (zbocze ujemne). Informacja przechowywane w rejestrze pojawia się na
4. A. Skorupski Podstawy techniki cyfrowej WKA

wyjściach QA, QB, QC i QD. Stan niski na wejściu CLR powoduje wyzerowanie wszystkich wyjść
5. W. Głocki Układy cyfrowe WSIP
QA...QD rejestru.
11 12