LABORATORIUM UKŁADÓW ELEKTRONICZNYCH

Ćwiczenie 4

UKŁADY KOMBINACYJNE

1. Wprowadzenie

Tematem ćwiczenia jest badanie układów kombinacyjnych opartych na podstawowych bramkach logicznych, stosowanych w układach i systemach cyfrowych. Pierwsza część ćwiczenia polega na przygotowaniu projektu układu realizującego zadaną funkcję logiczną, natomiast druga część polega na praktycznym wykonaniu zaprojektowanego układu z wykorzystaniem zestawu UNILOG-2.

Do wykonania ćwiczenia potrzebne są następujące przyrządy pomocnicze:

• Wchodzące w skład zestawu UNILOG-2 układy cyfrowe: UCY 7400, UCY 7402, UCY 7404, UCY 7410, UCY 7420, UCY 7486

2. Opis techniczny zestawu UNILOG-2

Zestaw elementów logicznych UNILOG-2 jest urządzeniem przenośnym. Obudowa wykonana w formie walizki zawiera pole operacyjne mieszczące 12 wymiennych modułów logicznych oraz 3 niewymienne panele techniczne: zasilacz, panel przełączników i wskaźników diodowych oraz panel generatora. Na rys. 1. pokazano płytę czołową zestawu.

Każdy moduł logiczny zawiera jeden układ scalony TTL lub C-MOS. Wyprowadzenia układu logicznego są połączone z końcówkami umieszczonymi na płycie czołowej modułu i wkomponowanymi w topografię wyprowadzeń układu naniesioną na tę płytę. W środku pola operacyjnego znajduje się listwa zasilająca, na której umieszczono końcówki ze stałym poziomem logicznym, oznaczone literą H, oraz końcówki zasilania - oznaczone symbolami +5 V i 0 V. Moduł logiczny jest zasilany poprzez połączenie końcówek na jego płycie, oznaczonych symbolami +5 V lub U_cc i 0 V lub GND, z odpowiednimi końcówkami na listwie zasilającej.

Wartościom logicznym 0 i 1 są w zestawie UNILOG-2 przyporządkowane poziomy logiczne. Dla 0 jest to niski poziom logiczny L (napięcie wejściowe od 0 V do +0,8 V oraz napięcie wyjściowe od 0 V do +0,4 V). Logicznej 1 odpowiada wysoki poziom logiczny H (napięcie wejściowe od +2,0 V do +5,0 V oraz napięcie wyjściowe od +2,4 V do +5,0 V).

Do budowy połączeń pomiędzy modułami logicznymi oraz między modułami i panelami technicznymi służą specjalne przewody połączeniowe o różnej długości wchodzące w skład zestawu. Wykonując połączenia należy zwracać uwagę, aby wyjścia bramek, przerzutników i innych układów logicznych były łączone tylko z wejściami układów logicznych. Połączenie wyjścia z wejściem lub wyjścia z zasilaniem +5V jest niedozwolone i może doprowadzić do zniszczenia układu scalonego.

Panel zasilacza umieszczony jest po lewej stronie pulpitu technicznego. Na płycie czołowej panelu znajduje się wyłącznik sieciowy MAINS. Zestaw zasilany jest napięciem przemiennym 230V, 50Hz. Włączenie zasilania zestawu sygnalizuje wskaźnik diodowy umieszczony nad przełącznikiem. Ponadto na panelu zasilacza umieszczone jest gniazdo PROBE 5V DC, przeznaczone do podłączenia analizatora sygnałów TTL typu PSL-1, stanowiącego wyposażenie dodatkowe zastawu.

Panel przełączników i wskaźników umieszczony jest w środkowej części zestawu UNILOG-2. Składa się on z dwóch części opisanych SWITCH REGISTER i DISPLAY REGISTER. W części oznaczonej SWITCH REGISTER znajduje się 8 przełączników dwustabilnych, przeznaczonych do ręcznego ustawiania poziomów logicznych, wykorzystywanych do sterowania badanych układów. Nad każdym przełącznikiem umieszczone są dwie związane z nim końcówki wyjściowe. Na końcówce górnej, oznaczonej symbolem „
” , występuje poziom L, jeżeli przełącznik jest zwolniony, oraz poziom H, jeżeli przełącznik jest wciśnięty. Na końcówce dolnej, oznaczonej symbolem „
”, występuje poziom H, jeśli przełącznik jest zwolniony, oraz poziom L, jeśli przełącznik jest wciśnięty.

W części oznaczonej DISPLAY REGISTER znajduje się 16 niezależnych wskaźników diodowych, służących do monitorowania stanów logicznych w różnych punktach badanych układów. Dioda emituje światło, jeżeli na odpowiadające jej wejście podany jest poziom logiczny H, nie emituje zaś światła, jeżeli na jej wejście został podany poziom logiczny L lub wejście jest nie podłączone.

3. Przebieg ćwiczenia

1. Polecenie do wykonania.

Zaprojektować i zbudować układ kombinacyjny o 4 wejściach i 2 wyjściach, realizujący funkcję logiczną zdefiniowaną w jednej z sześciu tablic. Właściwą tablicę wskazuje osoba prowadząca zajęcia.

Zadanie 1

x1	x2	x3	x4	y1	y2
0	0	0	0	1	0
0	0	0	1	0	0
0	0	1	0	0	0
0	0	1	1	1	0
0	1	0	0	1	1
0	1	0	1	0	0
0	1	1	0	1	1
0	1	1	1	0	0
1	0	0	0	0	0
1	0	0	1	0	0
1	0	1	0	0	1
1	0	1	1	1	1
1	1	0	0	0	1
1	1	0	1	0	0
1	1	1	0	0	0
1	1	1	1	0	0

Zadanie 2

x1	x2	x3	x4	y1	y2
0	0	0	0	0	1
0	0	0	1	1	0
0	0	1	0	0	1
0	0	1	1	1	0
0	1	0	0	1	0
0	1	0	1	0	0
0	1	1	0	1	0
0	1	1	1	0	0
1	0	0	0	1	0
1	0	0	1	0	1
1	0	1	0	1	0
1	0	1	1	0	1
1	1	0	0	0	1
1	1	0	1	0	0
1	1	1	0	0	1
1	1	1	1	0	0

Zadanie 3

x1	x2	x3	x4	y1	y2
0	0	0	0	1	1
0	0	0	1	0	0
0	0	1	0	0	1
0	0	1	1	1	0
0	1	0	0	1	1
0	1	0	1	0	0
0	1	1	0	0	0
0	1	1	1	1	0
1	0	0	0	0	0
1	0	0	1	1	0
1	0	1	0	0	0
1	0	1	1	0	0
1	1	0	0	0	0
1	1	0	1	1	1
1	1	1	0	0	0
1	1	1	1	0	1

Zadanie 4

x1	x2	x3	x4	y1	y2
0	0	0	0	0	0
0	0	0	1	0	0
0	0	1	0	0	0
0	0	1	1	0	0
0	1	0	0	1	0
0	1	0	1	1	0
0	1	1	0	1	0
0	1	1	1	1	0
1	0	0	0	0	1
1	0	0	1	0	0
1	0	1	0	0	1
1	0	1	1	0	0
1	1	0	0	0	1
1	1	0	1	1	1
1	1	1	0	0	0
1	1	1	1	1	1

Zadanie 5

x1	x2	x3	x4	y1	y2
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	1	1
0	1	0	0	0	0
0	1	0	1	0	1
0	1	1	0	1	0
0	1	1	1	1	1
1	0	0	0	0	0
1	0	0	1	0	1
1	0	1	0	1	0
1	0	1	1	1	1
1	1	0	0	0	0
1	1	0	1	0	1
1	1	1	0	1	0
1	1	1	1	1	1

4. Literatura

1. Barski M., Jędruch W. - Układy cyfrowe i mikroprocesory, PG, Gdańsk 1985

2. Ćwirko R., Rusek M., Marciniak W. - Układy scalone w pytaniach i odpowiedziach, WNT, Warszawa 1987

3. De Micheli G. - Synteza i optymalizacja układów cyfrowych, WNT, Warszawa 1998

4. Gajewski P., Turczyński J. - Cyfrowe układy scalone CMOS, WKiŁ, Warszawa 1990

5. Głocki W. - Układy cyfrowe, WSZiP, Warszawa 2002

6. Górecki P. - Układy cyfrowe, pierwsze kroki, Wydawnictwo BTC, Warszawa 2004

7. Kalisz J. - Podstawy elektroniki cyfrowej, WKiŁ, Warszawa 2002

8. Łakomy M., Zabrodzki J. - Cyfrowe układy scalone CMOS, PWN, Warszawa 1991

9. Łakomy M., Zabrodzki J. - Cyfrowe układy scalone, PWN, Warszawa 1986

10. Łuba T., Zbierzchowski B. - Komputerowe projektowanie układów cyfrowych, WKił, Warszawa 2000

11. Łuba T. - Synteza układów logicznych, WSISiZ, Warszawa 2000

12. Łuba T., Zbierzchowski B. - Komputerowe projektowanie układów cyfrowych, WKiŁ, Warszawa 2000

13. Łuba T. (praca zbiorowa) - Synteza układów cyfrowych, WKiŁ , Warszawa 2003

14. Majewski W. - Moduły logiczne w syntezie układów cyfrowych, WKiŁ, Warszawa 1992

15. Pasierbiński J., Zbysiński P. - Układy programowalne w praktyce, WKiŁ, Warszawa 2004, wydanie drugie

16. Piecha J. - Elementy i układy cyfrowe, PWN, Warszawa 1990

17. Pieńkos J., Turczyński J. - Układy scalone TTL w systemach cyfrowych, WKiŁ, Warszawa 1986

18. Sasal W. - Układy scalone serii UCA / UCY 74. Parametry i zastosowania, WKiŁ, Warszawa 1985

19. Skorupski A. - Podstawy techniki cyfrowej, WKiŁ, Warszawa 2001

20. Traczyk T. - Układy cyfrowe. Podstawy teoretyczne i metody syntezy, WNT, Warszawa 1986

21. Tyszer J., Mrugalski G. - Układy cyfrowe. Zbiór zadań z rozwiązaniami. Wydawnictwo Politechniki Poznańskiej, Poznań 2002

22. Wilkinson B. - Układy cyfrowe, WKiŁ, Warszawa 2000

23. Zbysiński P, Pasierbiński J. - Układy programowalne, pierwsze kroki, Wydawnictwo BTC, Warszawa 2002, wydanie drugie 2004

24. Zieliński B.- Układy mikroprocesorowe. Przykłady rozwiązań. Wydawnictwo Helion, 2002

8

Rys. 1. Płyta czołowa zestawu UNILOG-2

---