Cyfrowe układy kombinacyjne

I Wstęp

Celem ćwiczenia było zapoznanie się ze strukturą i właściwościami układów logicznych kombinacyjnych. W szczególności bramek AND, NAND, OR, oraz NOR.

Układami składanymi przez nas za pomocą tablicy UNILOG (UL-01, UL-04, UL-0.5 oraz UL-07) były : sumatory, różnice i półsumatory binarne.

Wszystkie wykonywane układy, wykonane zostały za pomocą wyżej wymienionej tablicy, która została zaprojektowana i zbudowana specjalnie do tego celu. Za pomocą tej tablicy można wykonać zagadnienia takie jak : podstawowe funktory logiczne, podstawowe układy logiczne, sumowanie i odejmowanie szeregowe i równoległe.

Zestaw UNILOG:

• 4 wymienne moduły oraz moduł zasilania i synchronizacji

• logika dodatnia TTL, zasilanie 5V

• obciążalność logiczna wyjść bramek 10, wejść 1-4 jednostki

• zasilanie 230V/50Hz/40VA, gniazdo z zerowaniem

• warunki pracy wg PN-71/06500 grupa 1

• drewniana obudowa

W przypadku układów kombinacyjnych, ćwiczenia nr 5, zestaw UNILOG działał następująco.

Do sterowania wejść bramek i służą przyciski, za ich pomocą nadaje się na wejście bramki „0” lub „1”. Wskaźnikami wyniku są lampki dodatkowe umieszczone ponad przyciskami.

Podczas przeprowadzania doświadczenia, korzystaliśmy (oprócz modułu zasilania) z modułów zawierających bramki logiczne: NAND 4-wejściowe, NAND 2-wejściowe oraz AND-NOR 2xdwuwejściowe.

II Charakterystyka bramek:

Bramka I (AND):

Wejście 1	Wejście 2	Wyjście
0 0 1 1	0 1 0 1	0 0 0 1

Powyżej przedstawiony jest symbol bramki AND, a z lewej strony opisu tabela prawdy ukazująca odpowiedzi uzyskane przy odpowiednich stanach wejść

Bramka Lub (OR):

Wejście 1	Wejście 2	Wyjście
0 0 1 1	0 1 0 1	0 1 1 1

Tak jak poprzednio demonstruję symbol graficzny bramki oraz jej tabelę prawdy, która jak widać posiada więcej stanów „1” na wyjściu niż poprzednia

Bramka Nie (NOT):

Wejście	Wyjście
0 1	1 0

Jak widać bramka typu NOT odwraca na wyjściu sygnały podawane na wejście, czyli po prostu zaprzecza

Bramka Nie-I (NAND):

Wejście 1	Wejście 2	Wyjście
0 0 1 1	0 1 0 1	1 1 1 0

Bramka NAND charakteryzuje się tym, że jest dokładnym zaprzeczeniem bramki AND, tzn. posiada na wyjściu przeciwstawne sygnały niż bramka AND

Bramka Nie-Lub (NOR):

Wejście 1	Wejście 2	Wyjście
0 0 1 1	0 1 0 1	1 0 0 0

Bramka typu NOR, jak widać jest negacją bramki OR, oraz jest obok bramek NAND najczęściej stosowaną ze względów zarówno technicznych jak i ekonomicznych.

Bramka Wyłącznie-lub (EXCLUSIVE-OR):

Wejście 1	Wejście 2	Wyjście
0 0 1 1	0 1 0 1	0 1 1 0

Ta bramka działa natomiast jako bramka OR ale ograniczając sygnał „1” do różnych stanów na wejściach.

Jak widać różnorodność stosowanych bramek jest duża, ciekawą rzeczą jest natomiast to że wszystkie z tych bramek da się zbudować za pomocą np. samych NAND lub NOR. Oczywiście istnieją też bardziej skomplikowane układy takie jak : zakaz, równoważność czy implikacja. Układy te także składa się za pomocą bramek NAND i NOR. Jest to podyktowane względami ekonomicznymi i stopniem skomplikowania układu, bramki NAND czy NOR są po prostu tańsze.

III Układy:

Podczas ćwiczenia budowaliśmy następujące układy na podstawie bramek logicznych:

1. Półsumator złożony z bramki EXCLUSIVE-OR, oraz bramki AND.

Oczywiście przy braku wyżej wymienionych bramek, zasymulowaliśmy je za pomocą bramek NAND. Budowa tych bramek jest następująca :

EXCLUSIVE-OR:

AND:

Sama budowa półsumatora była następująca:

Wejście 1		Wejście 2			S		P
0 1 0 1	+ + + +		0 0 1 1	= = = =		0 1 1 0	0 0 0 1

Powyżej przedstawiam tabelę prawdy tego półsumatora, jak widać wynik jest przekazywany na wyjście S, a sygnał przeniesienia na wyjście P. Wynik uzyskany przez zastosowanie tego półsumatora ma rozdzielczość 2-bitową, tzn. potrafi sumować do 3₁₀.

2. Drugim układem montowanym przez nas była uproszczona wersja tego półsumatora zmontowana z dwóch bramek zakazu i jednej bramki OR, oczywiście złożone z bramek NAND.

Bramka zakazu:

Bramka OR:

Układ półsumatora był następujący:

Wejście 1	Wejście 2	Wyjście
0 0 1 1	0 1 0 1	0 1 1 0

Półsumator badany przez nas i ukazany powyżej wraz z tabelą prawdy pokazuje zgodnie z założeniem wynik, ale bez znaku przeniesienia.

3. Trzecim układem składanym przez nas był sumator pełny składający się już ze znacznej ilości elementów logicznych. Był on budowany za pomocą bramek NAND oraz NOR w zależności od stopnia skomplikowania elementu.

Jego schemat wygląda tak:

A	B	P	S	P^+
0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	0 1 1 0 1 0 0 1	0 0 0 1 0 1 1 1

Był to najtrudniejszy układ do złożenia biorąc pod uwagę, że zastosowano wszystkie elementy tablicy za wyjątkiem modułu sumatorów, gdyż wszystkie bramki składaliśmy na bramkach NAND i NOR. Jak widać sumator pełny potrafi uwzględnić także przeniesienie z drugiego półsumatora. Jest to po prostu rozszerzony półsumator z przykładu drugiego.

4) Następnym układem sprawdzanym przez nas był półsubtraktor służący do odejmowania liczb dwójkowych. Układ składa się z bramki EXCLUSIVE-OR, NOT oraz AND. Jak można się domyśleć, złożyliśmy go stosując tylko bramki NAND za pomocą przekształceń układów.

Oto ten układ:

A	B	Różnica	Ujemne przeniesienie
0 0 1 1	0 1 0 1	0 1 1 0	0 1 0 0

Jak widać w tabeli prawdy, układ powinien poprawnie odejmować liczby dwójkowe z uwzględnieniem przeniesienia, co też robił. Układ ten - biorąc pod uwagę, że był składany na bramkach i do tego jako jeden z ostatnich - został złożony najszybciej.

5) Kolejny układ, który składaliśmy, a właściwie tylko testowaliśmy, był to sumator scalony UL07. Z przeprowadzonego doświadczenia stwierdziliśmy, że układ działał poprawnie. Jego tabela prawdy jest identyczna jak ta przedstawiona w punkcie 3 tego opisu.

6) Następnym układem był komparator. Został złożony z bramki AND-NOR i dwóch bramek NOT. Jego schemat prezentuje poniżej:

A	B	F
0 0 1 1	0 1 0 1	1 0 0 1

Jak widać komparator pracuje w takim trybie, aby w każdym razie jeśli oba sygnały będą miały tę samą wartość, wyrzuci wartość „1”, czyli dokona porównania obu sygnałów i zareaguje na identyczne wartości sygnałów wejściowych.

Wszystkie układy bramek zbudowane zostały w technologii TTL, czyli za pomocą tranzystorów scalonych. Odpowiednie umieszczenie tranzystorów i diod w układzie powodowało kolejne zatrzaskiwanie się, nasycanie itd. tranzystorów tak, aby na wyjściu uzyskać odpowiednie sygnały elektryczne o określonym natężeniu, posiadającym pewną tolerancję wielkości. W przypadku układów UNILOG wartości elektryczne były następujące: „1” - 4-3.6V; „0” - <0.4V.

V Wnioski

Celem ćwiczenia było zapoznanie się z układami bramek logicznych wykonanych w technologii TTL. Z podstawowych bramek mieliśmy do dyspozycji jedynie bramki NAND i AND-NOR, które mogły działać jako bramki NOR. Przy większości układów należało zastosować bramki innego typu, a wtedy musieliśmy składać wymagane bramki z dostępnych NAND i NOR. Najtrudniej było złożyć bramkę typu EXCLUSIVE-OR, gdyż wymagała zastosowania największej liczby bramek NAND lub NOR. Najprostszą do złożenia z dostępnych elementów była bramka NOT, gdyż wymagała tylko jednego NAND'a lub NOR'a. Trzeba nadmienić, że w przypadku bramek NAND i NOR zwarcie obu wejść powodowało, że bramka działała jako inwerter, czyli NOT. Jak zauważyliśmy, warto było się dokładniej przyjrzeć potrzebnym bramkom, gdyż można było je konstruować zarówno z NAND jak i NOR, więc można było wybrać odpowiedni - najprostszy - wariant. Tak więc do budowy AND najlepiej było zastosować bramki NAND, a do OR bramki NOR. Do inwertera, jak już wspomniałem wystarczyła pojedyncza bramka NAND lub NOR, nie było różnicy także przy budowie EXCLUSIVE-OR, z których bramek należało skorzystać. Budowanie sumatorów, komparatorów, czy różnic za pomocą bramek logicznych jest bardzo proste, wystarczy tylko znać zależności wejścia-wyjście dostępnych układów, oraz znać odpowiednie, zamienne przekształcenia. Teoretycznie wystarczy mieć do dyspozycji wyłącznie bramki NAND lub NOR i można złożyć wszystkie znane układy oparte na bramkach logicznych. Zestaw UNILOG zapewniał dużą elastyczność podczas budowania układów.

&

1

2

≥1

1

2

1

&

1

2

1

2

≥1

=1

1

2

&

&

&

&

&

1

2

&

&

1

2

=1

&

1

2

S

P

&

&

&

1

2

&

&

&

1

2

&

≥1

&

1

2

A

B

P

&

≥1

&

1

&

≥1

&

1

S

P⁺

&

&

&

=1

1

&

A

B

Różnica

Ujemne przeniesienie

≥1

F

&

A

B

&

1

1

---