Arkusz zadań nr 4 do przedmiotu Architektura systemów komputerowych

Opracował: Andrzej Fabijańczyk

(The Set of Exercises no. 4 for Computer Architecture by Andrzej Fabijańczyk)

1. Przedstawić graficznie serię impulsów prostokątnych wejść S, R i wyjść
przerzut­nika typu RS realizującego sekwencję stanów:

(Draw a set of waveforms for S, R, X and
so that the RS flip-flop will have the following signals on the output line:)

a) 0011010; b) 101110001.

2. Przedstawić graficznie serię impulsów prostokątnych wejść: Clock, S, R oraz wyjścia X przerzutnika typu RS sterowanego tylnymi zboczami impulsów zegara w trakcie realizacji sekwencji stanów:

(Draw a set of waveforms for Clock, S, R and X so that the negative-going edge clocked RS flip-flop will have the following signals on the output line:)

a) 0010110; b) 1010011.

3. Przedstawić graficznie serię impulsów prostokątnych wejść: Clock, S, R oraz wyjścia X przerzutnika typu RS sterowanego przednimi zboczami impulsów zegara w trakcie realizacji sekwencji stanów:

(Draw a set of waveforms for Clock, S, R and X so that the positive-going edge clocked RS flip-flop will have the following signals on the output line:)

a) 10111001; b) 00110010.

4. Modyfikujemy licznik binarny (patrz Fig. 4.11) w ten sposób, że zamieniamy jego przerzut­niki na przerzutniki sterowane tylnymi zboczami impulsów zegara. Przedstawić graficznie serię 9 im­pulsów prostokątnych wejścia Input i wyjść
zakładając, że licznik został wstępnie wyzerowany. Jak teraz będzie działał licznik?

(In the binary counter in Fig. 4.11 the positive-going edge clocked RS flip-flops were replaced by the negative-going edge clocked ones. Draw a set of waveforms for Input,
and
relating to the first 9 pulses. Assume that initially the counter was reset to the 000 state.)

5. Przedstawić graficznie impulsy prostokątne wejść: Clock, UP ENABLE, DOWN ENABLE w liczniku binarnym (patrz Fig. 4.14b) w trakcie realizacji poniższych wskazań zakładając, że licznik został wstępnie wyzerowany:

(For the up-down counter in Fig. 4.14b, draw UP ENABLE, DOWN ENABLE, and Clock waveforms so that the counter starts at 000 and counts as follows:)

X3	X2	X1
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
0	1	1
0	1	0
0	1	1

6. Przedstawić graficznie impulsy prostokątne wyjść
w liczniku binarnym (patrz Fig. 4.14a) oraz kolejne jego wskazania przy założeniu, że wstępnie licznik został wyzerowany, a impulsy wejść Clock i ENABLE mają postać:

(For the gated ripple counter in Fig. 4.14a that was reset to the state 0000, draw a set of output waveforms for
assuming that Clock and ENABLE input waveforms are as follows:)

Clock

ENABLE

7. W liczniku dziesiętnym kodowanym dwójkowo (patrz Fig.4.15) dokonujemy modyfikacji polegającej na tym, że wyjście bramki AND łączymy z wejściem K przerzutnika
oraz na wejście J tego przerzutnika wprowadzamy wartość 1. Jak teraz będzie działał ten licznik?

(Suppose that in the BCD counter (see Fig. 4.15b) the AND gate's output is connected to the K input of
instead of the J input while
permanently. How will the counter count?)

8. Zaprojektować licznik złożony z 3 JK-przerzutników A, B, C, który realizuje cyklicznie sekwencję wskazań:

(Design a counter, using only JK flip-flops, AND gates, and OR gates, that counts in the following sequence:)

A	B	C
0	0	0
0	1	0
0	1	1
1	0	0
0	0	0

itd.

9. Zaprojektować licznik złożony z 3 RS-przerzutników A, B, C oraz bramek AND i OR, który realizuje cyklicznie sekwencję wskazań:

(Design a counter, using only RS flip-flops, AND gates, and OR gates, that counts in the following sequence:)

A	B	C
0	0	0
0	1	0
0	1	1
0	0	1
1	0	0
1	1	0
0	0	0

itd.

10. Zaprojektować liczniki złożone z 3 JK-przerzutników A, B, C oraz odpowiednich bramek, który realizuje cyklicznie sekwencję wskazań:

(Design counters, using only JK flip-flops, AND gates, and OR gates, that count in the following sequences:)

a)

A	B	C
0	0	1
0	1	1
0	1	0
1	1	1
1	0	1
0	0	1

itd.

b)

A	B	C
0	0	0
0	1	1
0	1	0
1	1	1
1	0	1
0	0	0

itd.

c)

A	B	C
0	0	0
0	1	1
0	1	0
0	0	1
1	0	1
1	1	0
0	0	0

itd.

11. Zaprojektować licznik złożony z 3 RS-przerzutników A, B, C oraz odpowiednich bramek, który realizuje cyklicznie sekwencje wskazań z poprzedniego zadania.

(Design counters, using only RS flip-flops, AND gates, and OR gates, that count in the sequences given in the previous exercise:)

Odpowiedzi

(Answers)

1. a) b)

2. a)

b)

3. a)

b)

4.

Licznik działa wstecz (kolejne wskazania: 111, 110, 101, 100, 011, 010, 001, 000).

(The counter will count down i.e. the consecutive readings are: 111, 110, 101, 100, 011, 010, 001, 000).

5.

6.

Kolejne wskazania: 0001, 0010, 0010, 0011, 0100, 0100.

(The consecutive readings are: 0001, 0010, 0010, 0011, 0100, 0100.)

7. Licznik będzie działał tak samo.

(The counter works as before.)

8.

9.

10. a)

b)

c)

11. a)

b)

c)

1

S

R

X

X

R

S

X

R

S

Clock

4

1

2

3

5

6

7

7

6

5

4

3

2

1

X

R

S

Clock

7

6

5

4

3

2

1

X

R

S

Clock

8

8

7

6

5

4

3

2

X

R

S

Clock

1

X₂

Clock

UP ENABLE

DOWN ENABLE

Clock

ENABLE

X₀

X₁

X₂

X₃

X₁

Input

J

K

A

B

K

J

C

K

J

1

1

J_B

S_B

C

R_C

S_C

B

R_B

S_B

A

R_A

S_A

J_B

1

C

K_C

J_C

A

K_A

J_A

B

1

K_B

C

K_C

J_C

B

K_B

J_B

A

K_A

J_A

C

K_C

J_C

A

K_A

J_A

B

K_B

S_B

C

R_C

S_C

A

R_A

S_A

B

R_B

C

R_C

S_C

A

R_A

S_A

B

R_B

S_B

C

R_C

S_C

A

R_A

S_A

B

R_B

---