I WSTĘP TEORETYCZNY

1. Podstawowe wiadomości o pamięci RAM.

Pamięcią półprzewodnikową o dostępie swobodnym (RAM) nazywa się pamięć umożliwiającą wpisywanie i odczytywanie informacji z czasem niezależnym od miejsca pobytu informacji w pamięci.

Pamięci dzielą się na:

• Półprzewodnikowe pamięci o dostępie swobodnym:

• pamięci o dostępie swobodnym statycznie - przechowują wpisaną informację bez dodatkowych zabiegów tak długo, dopóki jest obecne napięcie,

• pamięci o dostępie swobodnym dynamicznie - przechowujące informacje w rejestrach zbudowanych z elementów pojemności wyjściowej inwerterów MOS. Ze względu na samorozładowywanie pojemności pamięci trzeba je dynamicznie doładowywać.

• Pamięci półprzewodnikowe stałe

• pamięci stałe maskowane - elementami sprzęgającymi są rezystory usuwane lub wprowadzane w jednej z ostatnich faz procesu produkcji tej pamięci. Zmiana programów zawartych w takiej pamięci nie jest możliwa,

• pamięci stałe programowalne PROM - w stanie surowym mają wszystkie elementy sprzęgające (rezystory niklowo - chromowe), których część przepalana jest podczas wpisywania informacji i podobnie jak w przypadku poprzednich pamięci, zmiana raz wprowadzonego programu nie jest możliwa

• pamięci stałe reprogramowalne

1. EPROM - wpisywanie polega na wprowadzaniu ładunków, które rozładowują się ze stałą czasową ok. 100 lat; kasowanie odbywa się na drodze naświetlania ultrafioletem,

2. EAROM - wpisywanie odbywa się podobnie jak do pamięci półprzewodnikowej o dostępie swobodnym, lecz długi jest czas wpisywania (ok. 100 μs) przy bardzo krótkim czasie odczytu, a pamięci nie gubią zapisanej informacji przy zaniku napięcia.

2. Logika 3 - stanowa i układy z wejściami typu OC (Open Collector).

Układy trójstanowe nie są układami z trzema poziomami napięciowymi. Są to zwyczajne układy logiczne z trzecim stanem układu wyjściowego: rozwartym obwodem wyjściowym. Stan osobnego wejścia uaktywniającego stopień wyjściowy określa, czy wyjście układu zachowuje się jak wyjście zwyczajnego układu z aktywnym obciążeniem, czy zostaje wprowadzone w trzeci stan (rozwarcia), niezależnie od stanu sygnałów na innych wejściach bramki. Po uaktywnieniu układ z wyjściem trójstanowym zachowuje się dokładnie tak samo, jak zwykły układ z obciążeniem aktywnym, tzn. jego wyjście jest albo w stanie niskim albo w stanie wysokim. Gdy układ trójstanowy jest nieaktywny, jego wyjście jest odłączone od obwodu obciążającego i wtedy inny układ może przejąć sterowanie tym obwodem.

Poprzednikiem układu trójstanowego był układ z otwartym kolektorem. Wyposażenie wyjść wzmacniaczy logicznych w takie układy umożliwiało dołączenie kilku wzmacniaczy do wspólnej linii. Bramka z otwartym kolektorem różni się od zwykłej bramki tylko brakiem aktywnego obciążenia dolnego tranzystora stopnia wyjściowego. Wadą układów z otwartym kolektorem jest mniejsza szybkość i mniejsza odporność na szumy, w porównaniu z układami, które w stopniu wyjściowym mają układ z aktywnym obciążeniem. Przyczyną pogorszenia parametrów układu z otwartym kolektorem jest rezystorowe obciążenie tranzystora realizującego jego stopień wyjściowy. Wymienione wady spowodowały, że magistrale komputerowe są prawie wyłącznie sterowne przez wzmacniacze z wyjściami 3-stanowymi. Istnieją jednak trzy przypadki, w których preferuje się układ z otwartym kolektorem: sterowanie zewnętrznymi obciążeniami, tworzenie sumy montażowej, wyjścia na magistrale zewnętrzne.

3. Parametry pamięci typu 780101.

Układy pamięci 780 101składa się z matrycy 16 słów po 4 przerzutniki, z dekodera słów, wzmacniaczy odczytu i zapisu. Układ charakteryzuje się 4 wyjściami danych (S₁, S₂, S₃, S₄). Czterobitowa informacja wejściowa (D₁, D₂, D₃, D₄) jest wpisywana do określonych adresem (A₀, A₁, A₂, A₃) komórek pamięci w wybranym przez dekoder słowie. Zapisem informacji steruje linia WE. Sygnał wybierający CS umożliwia łączenie układu pamięci w bloki o większej pojemności.

Czas dostępu dla pamięci 780 101 wynosi od wyjść adresowych35 ns, czas dostępu do wyjścia CS wynosi 17 ns (przy prądzie obciążenia 15 mA o pojemności obciążenia na wyjściu nie większej niż 30 pF). Schemat blokowy pamięci przedstawiono na rysunku 1. Wejściami sterującymi pamięci są wejścia WE i CS. Sterowanie działaniem pamięci przedstawia poniższa tabela.

Wejścia		Operacja	Stan wyjść
CS	WE
0 0 1	0 1 X	Zapis Odczyt	1 Negacja słowa wybranego z pamięci 1
Rys. 1

W celu dokonania zapisu danych do pamięci należy:

• Podać na wejścia a₀ - a₃ adres w kodzie dwójkowym, określający pozycję słowa w pamięci,

• Podać sygnał 0 na wejście CS,

• Podać informację wejściowa do wejść D₁ - D₃,

• Podać na wejście WE impuls 0 o minimalnym czasie trwania.

Informacja zostaje zapisana pod wskazanym adresem w momencie zmiany stanu 0 na 1 na wejściu WE.

W celu odczytania informacji z pamięci należy do wejść adresowych podać właściwą kombinację zero - jedynkową, określającą pozycje słowa w pamięci, oraz podać stan 0 na wejście CS (wejście WE powinno być utrzymane w stanie 1). Operacja odczytu nie niszczy informacji zapamiętanej w danym słowie.

Układy pamięci można w prosty sposób łączyć w bloki pamięci o duzej pojemności. Sygnał wybierajacy CS jest sygnałem uaktywniającym dany układ pamięci. Wyjście typu „otwarty kolektor” umożliwia dołączenie wielu wyjść do wspólnej szyny wyjściowej.

---