Akademia Górniczo-Hutnicza

im. Stanisława Staszica

w Krakowie

PROJEKT

Przedmiot: PODSTAWY STEROWANIA LOGICZNEGO

Temat: Sumator/substrator szeregowy.

Przygotowali: Wilk Piotr

Czapla Marek

Bulanda Michał

Założenia / cel projektu.

Celem projektu było zrealizowanie sumatora/substratora szeregowego z wykorzystaniem podstawowych funktorów logicznych oraz układów sekwencyjnych. Schemat ideowy został przedstawiony poniżej:

Rys. 1 Ogólny schemat układu.

A- wejście pierwszej przetwarzanej liczby
B- wejście drugiej przetwarzanej liczby
C_in- wejściowy bit przeniesienia lub pożyczki
S- bit decydujący o wykonywanym działaniu; 0-dodawanie, 1- odejmowanie
EN- rozpoczęcie dodawania/odejmowania
CLK- wejście zegarowe

W- wynik aktualnie przetwarzanych bitów
C_out- wyjściowe przeniesienie/pożyczka

REALIZACJA PROJEKTU

Układ sumatora/substratora składa się 5 głównych podukładów funkcyjnych.

Rys. 2 Schemat przedstawiający poszczególne bloki funkcyjne realizowanego układu.

1. Sumator/substrator właściwy- jest to układ, który sumuje lub odejmuje zadane bity zależnie od wartości bitu sterującego S. Układ ten jest sercem całego układu sumatora/substratora.

S- bit sterujący
A, B- bity wejściowe
C_t-1- bit pożyczki/przeniesienia wypracowany w poprzednim cyklu (ewentualnie bit wejściowego przeniesienia/pożyczki)
C_t- przeniesienie lub pożyczka wypracowane w obecnym cyklu

Zapisana została tabela prawdy układu.

S	Ct-1	A	B		W	Ct
0	0	0	0			0	0
0	0	0	1			1	0
0	0	1	1			0	1
0	0	1	0			1	0
0	1	0	0			1	0
0	1	0	1			0	1
0	1	1	1			1	1
0	1	1	0			0	1
1	0	0	0			0	0
1	0	0	1			1	1
1	0	1	1			0	0
1	0	1	0			1	0
1	1	0	0			1	1
1	1	0	1			0	1
1	1	1	1			1	1
1	1	1	0			0	0

Tab. 1 Tabela prawdy bloku sumującego/odejmującego bity.

Funkcje F_W oraz F_C zostały zminimalizowane przy pomocy tablic Karnaugh'a.

Tab.2 Tablica Karnough'a funkcji F_W

Tab.3 Tablica Karnough'a funkcji F_C

Obie funkcje zostały zrealizowane na bramkach logicznych.

Rys.3 Realizacja układu sumatora na bramkach logicznych.

2. Przerzutnik opóźniający typu D, odpowiedzialny za przekazywanie bitu przeniesienia/pożyczki wypracowanego w obecnym cyklu do cyklu następnego.

Rys.4 Realizacja układu przerzutnika opóźniającego D.

3. 2-bitowy rejestr przesuwny PISO, odpowiedzialny za obsługę wejściowego bitu pożyczki lub przeniesienia C_i

Rys.5 Realizacja układu do wprowadzania bitu przeniesienia(pożyczki).

Powyższy układ został tak skonstruowany, aby w przypadku wprowadzenia bitu przeniesienia(pożyczki) został on przetworzony jedynie w pierwszym cyklu sumowania (tzn. uwzględniony tylko w dodawaniu/odejmowaniu pierwszego bitu).
Pierwszy bit podawany na wyjście układu zależny jest od ustawienia bitu C_i . Dla każdego kolejnego bitu układ daje na wyjście 0. Wartość z wyjścia układu jest sumowana z bitem przeniesienia/pożyczki wypracowanym przez główny układ sumatora i opóźniony przez przerzutnik D (bramka OR w poprzednim schemacie).

4, 5. Rejestry PISO oraz SIPO, pełniące funkcje buforów dla danych wejściowych oraz wyjściowych. Zastosowanie ich zlikwidowało konieczność mozolnego wprowadzania danych po jednym bicie oraz takim samym odczytywaniem wyniku w przypadku długich liczb. Rejestry wejściowe zostały podłączone do klawiatur, a wyjściowy do wyświetlaczy siedmiosegmentowych w celu zapewnienia wygodniej obsługi.

Rys.6 Realizacja rejestru PISO.

Rys.7 Realizacja rejestru SIPO.

W powyższym układzie wyświetlacz odpowiedzialny za wyświetlanie najstarszego bitu został bezpośrednio podłączony do sumatora przez wyjście przeniesienia, przez co możliwe jest wyświetlanie wyniku 3-cyfrowego.

Operacje sumowania lub odejmowania są realizowane w następujący sposób:

Składniki (lub odjemna i odjemnik) są wprowadzane przy użyciu klawiatur. Następnie przy jednym zboczu rosnącym zegara wartości zostają zapisane w dwóch 8-bitowych rejestrach PISO. Gdy poszczególne wartości znajdują się już w buforach, wartością 1 na wejściu EN zostaje wydane pozwolenie na wykonanie danego działania i po pojawieniu się ośmiu zboczy rosnących na zegarze (zsumowanie wszystkich bitów rejestrów wejściowych) nastąpi wyświetlenie pożądanego wyniku na wyświetlaczach.

PODSUMOWANIE

Zaprojektowany oraz zrealizowany sumator poprawnie sumuje oraz odejmuje 2-cyfrowe liczby wyświetlając wynik na trzech wyświetlaczach 7-segmentowych. W przypadku odejmowania, gdy wynik jest liczbą ujemną, zostaje użyty zapis dopełnienia do dwóch. Jedyną niedogodnością przy korzystaniu z sumatora/substratora jest ręczna obsługa impulsów zegara.

Wyżej wymienione ograniczenie długości liczb wynika jedynie z wielkości rejestrów jakie zastosowaliśmy. Jednak sam układ sumujący/odejmujący jest w stanie obsłużyć liczby dowolnej długości (zgodnie z założeniami).

Dzięki temu doświadczeniu poszerzyliśmy swoją wiedzę na temat funktorów logicznych, układów sekwencyjnych oraz ich praktycznego zastosowania w konstruowaniu układów spełniających określoną funkcję.

---