Rys. 10.43. Najprostsza realizacja 4-bitowego rejestru przesuwającego
Dl (ang. data input) — wejście danych DO (ang. data output) — wyjście danych CLK (ang. clock) — zegar
CLK |
0,1 |
O2 |
Oi |
Oa |
1 |
Di |
- |
- | |
2 |
02 |
Di |
- | |
3 |
03 |
Di ' |
Di |
- |
A |
Da |
03 |
Dz |
Di |
5 |
Ds |
Da |
Di |
Oz |
6 |
De |
De |
Da |
03 |
7 |
0? |
De |
De |
O* |
Rys. 10.44. Tablica stanów 4-bitowego rejestru przesuwającego
rys. 30.44 ilustruje działanie takiego układu na przykładzie rejestru przesuwającego o długości czterech bitów. Można zauważyć, po czterech taktach rejestr przesuwający zostaje wypełniony wprowadzanymi danymi. Są one do dyspozycji w postaci równoległej na wyjściach czterech przerzutników Qx... Q4, lub można je otrzymać w następnych taktach w postaci szeregowej na wyjściu Q4.
Jako przerzutniki nadają się do tego celu wszystkie typy przerzutników złożonych. Przerzutniki proste nie nadają się, ponieważ w chwili pojawienia się jedynki na wejściu zegarowym informacja podana na wejście przebiegłaby natychmiast aż do ostatniego przerzutnika. >
Jeżeli do każdego wejścia D dołączymy multiplekser, jak to pokazano na rys. 10.45, to za pomocą wejścia LOAD można przełączyć układ na wpisywanife równoległe. W następnym takcie dane dx... d4 zostają wpisane równolegle i pojawiają się na
di d-i flj dtf
Rys. 10.45. Rejestr przesuwający z równoległym wejściem wpisującym