106 107

106    c>

uniom 1 na wyjściu. S jest sekwencją o następująoyoh wtaanośoUohi po O pojawia się 1 lub S, po S pojawia się 1 lub B. i.ił. Zaprojektować asynchroniczny układ sekwencyjny bramkowania generator*. Układ powinien przepuszozać Impulsy generatora w przypadku, gdy wejście bramkujące x = 1. Działanie projektowanego układu przedstawione Jest na rys. 3*51.

Rys. 3>51. Wykresy mzasowe do zadania 3.13

3.14. Zaprojektować asynchroniczny układ sekwencyjny dający na wyjściu Jer dynkę, gdy oba wejścia x₁ = ig * 1 lub gdy @ Xg = 1 i poprzednio na wyjściu była jedynka. Działanie projektowanego układu przedstawione jest na rys. 3.52..

n ^_	nn n n.
. m	"i ' njrr
	• ^1 —iLJzJz.

Rys. 3.52. Wykresy czasowe do zadania 3.1ł

3.15. Zastąpić układ asynchroniczny z zadania 3.13 identycznie działającym układem synchronicznym zbudowanym na przarzutnlkach D wyzwalanych przednim zboczem.

Wskazówka; Dla takiej zamiany wymagane jest zawsze wytworzenie sygnału zegarowego w momentach, w których w oryginalnym układzie asynchronicznym następują zmiany wyjścia. Źródłem tego sygnału są odpowiednio przetworzone sygnały wejściowe. W naszym przypadku sygnał zegarowy jest ciągiem krótkich impulsów pojawiających się w czasie narastania.

1 opadania impulsu c, zaś sygnałem wejściowym jest x ■ (sygnał c Jest już zbędny). W rozwiązaniu przyjąć, ie sygnał zegarowy Jest Już wytworzony.

Rozdział

REALIZACJA TECHNICZNA UKŁADÓW LOGICZNYCH

W rozdziale tym omów lny współczesne .techniki realizacji elektronicznych układów logicznych. Ograniczymy się tylko do dwóch obecnie powszechnie stosowanych technik monolitycznych a*mianowicie TTL i MOS, które praktycznie wyparły wszelkie pozostałe. Zatem pominiemy tu techniki lampowe, tranzystorowe, modułowe, wieloelementowe oraz cienko 1 grubo warstwowe, techniki RTL i DTL, które mają już tylko znaczenie historyczne. Kie omówimy też technik specjalnych, jak techniki hydrauliczne, pneumatyczne, czy techniki ECL, ciągle stosowane ale mające tylko wąskie zastosowanie.

Układy cyfrowe w technice TTL i MOS są produkowane jako gotowe układy scalone ogólnie dostępne na rynku. Informacje, które na temat tych układów przekażemy, dotyczą tylko wiedzy, Jaką powinien posiadać konstruktor je używający. Podamy napięcia, prądy, podstawowe charakterystyki, czasy propagacji oraz stosowaną terminologię pozwalającą na czytanie katalogów. Wymienione dane techniczne omówimy na przykładzie bramek logicznych, ale rozciągają się one na wszystkie scalone układy cyfrowe produkowane w danej technice.

Przy omawianiu cyfrowych układów scalonych oraz przy korzystaniu z katalogów występuje szereg pojęć, które tu krótko wyjaśniamy.

Obciążalność wejściowa (fan - InK W każdej technice wyjście danego układu można obciążyć pewną liczbą standardowych wejść innych układów. Czasami wejścia te nie są standardowe i stanowią większe obciążenie, co powoduje, że ilość tych wejść musi być mniejsza. Obciążalność wejściowa jest to liczba mówiąca, ile razy dane wejście stanowi większe obciążenie niż wejście standardowe.

Obciążalność wyjściowa (fan - outl. Jest to liczba mówiąca, iloma standardowymi (o fan-in=1) wejściami można obciążyć dane wyjście.

Poziom? logiczne. W czasie normalnej pracy wejścia i wyjścia układów logicznych są w jednym z dwóch stanów 1 lub 0, czasami zwanych H (High) i Ii (Low). Tym dwom stanom przyporządkowane są dwa typowe dla danej techniki napięcia, które będziemy oznaczali Ug (odpowiadające stanowi 1)1 U_L (odpowiadające stanowi 0). Dla rozróżnienia napięć wejściowych i wyjścio-