A5

A5



85


Komunikacja procesora z innymi elementami architektury komputera

Na przykład wartość FFFFFFOlh odczytana z rejestru adresu bazowego oznacza 256-bajtowy blok umieszczony w przestrzeni wejścia wyjścia. Z kolei wartość FFFOOOOOh oznacza blok o rozmiarze 1 MB umieszczony w 32-bitowej przestrzeni adresowej

Wskaźnik CardBus CIS (CardBus CIS Pointę^)

0

bit

bit

bit

bit

bil

bit

bit

bit

bit

bit

bil

bit

bit

bit

bit

30

29

28

27

26

25

24

23

22

21

20

19

18

17

16

bit

hit

bit

bit

bit

bit

bit

bit

bit

bit

bit

bit

bit

bit

bil

bil

15

14

13

12

11

10

9

8

7

6

5

4

3

2

1

0

bit 31    zarezerwowany, bit ma wartość 0;

bity 30-28 definiują obszar pamięci, w którym umieszczony jest obszar informacji o karcie (CIS):

111 - rozszerzenie pamięci ROM urządzenia,

110 - obszar pamięci wskazywany przez rejestr adresu bazowego 5, 101 - obszar pamięci wskazywany przez rejestr adresu bazowego 4,

100 - obszar pamięci wskazywany przez rejestr adresu bazowego 3,

01 I - obszar pamięci wskazywany przez rejesti adresu bazo w eg u 2,

010 - obszar pamięci wskazywany przez rejestr adresu bazowego I,

001 - obszar pamięci wskazywany przez rejestr adresu bazowego 0,

000-pamięć konfiguracyjna karty PCMCIA lub CardBus; bity 27-0 przesunięcie (offset) obszaru informacji o karcie względem początku obszaru pamięci zdefiniowanej przez bity 30-28.

Rejestr len jest zaimplementowany w sterownikach złącza PCMCIA obsługujących 16-bitowe karty PCMCIA zgodne ze specyfikacją 2 x lub 32-bitowe karty CardBus zgodne zc specyfikacja. CardBus 95. W rejestrze tym przechowywany jest wskaźnik do obszaru informacji o karcie (CIS — Carci Information Structure), zawierającego informacje o funkcjach karty i sposobie jej konfiguracji.

Dodatkowy identyfikator producenta (Subsystem VendorlD) j dodatkowy identyfikator urządzenia (Subsystem ID)

bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0

bity 7-0 dodatkowy identyfikator producenta ukieślany przez PCI S1G.


Wyszukiwarka

Podobne podstrony:
A5 15 Komunikacja procesora z innymi elementami architektury komputeraTabela 1.1. Rodzina procesoró
A5 55 Komunikacja procesora z innymi elementami architektury komputera MCA jest ukierunkowana wyraź
A5 65 Komunikacja procesora z innymi elementami architektury komputera W fazie przekazywania danych
A7 17 Komunikacja procesora z innymi elementami architektury komputera a ściślej w liczbie wyprowad
A3 53 Komunikacja procesora z innymi elementami architektury komputera standardu EISA jest kompatyb
A9 59 Komunikacja procesora z innymi elementami architektury komputeraMagistrala PCI (Peripherial C

więcej podobnych podstron