Image514

woduje zmiany stanu układu. Podczas zmniejszania napięcia wejściowego, tranzystor Tl zostaje w pewnej chwili wyprowadzony z obszaru nasycenia, jego napięcie kolektor-emiter zwiększa się powodując rozpoczęcie przełączania układu scalonego, a sprzężenie zwrotne przyspiesza zatkanie tranzystora TL War-

a) schemat ideowy, b) przebiegi napięć

tość napięć progowych można wyliczyć z następujących równań:

U_ = U„+R₁^-

gdzie:

U_BE — napięcie baza-emiter tranzystora Tl,

/ci — prąd kolektora tranzystora Tl wyliczony z zależności:

U_Cc~ 1>3 U_Cc-~2

-5-+-A-’

0—wzmocnienie stałoprądowe tranzystora Tl,

U_OL — napięcie wyjściowe układu scalonego w stanie 0 na wyjściu,

U_D — spadek napięcia na diodzie D (dioda germanowa).

Napięcie wejściowe może przyjmować wartość do kilkuset woltów, co stanowi dużą zaletę układu. Czas narastania sygnału wyjściowego wynosi około 20 ns, a opadania około 120 ns. Niestabilność temperaturowa napięć progowych wynosi około 6 mV/°C.

Dla: R_r = 10 kfi; R₂ = 500 Q; 0 = 50 wartości napięć progowych: U₊ = 6 V i U_ = 1 V.

Włączenie dodatkowego rezystora i kondensatora na wejściu (zaznaczone linią przerywaną) powoduje filtrację przebiegu wejściowego oraz zmniejsza za-

mtS4i

_KBCf07

Rys. 4.652. Układ formowania przebiegu prostokątnego z przebiegu sinusoidalnego