Image515

leżność napięć progowych od wzmocnienia tranzystora TL W układzie można zastosować diodę krzemową, ale wówczas w obwód bazy należy również włączyć diodę krzemową.

Układ na rysunku 4.652 umożliwia formowanie przebiegu prostokątnego z przebiegu sinusoidalnego. Dla wartości R_x = 4,7 kQ, R₂ — 10 kQ, R_z = = 1,8 kQ, jR₄ = 1,5 kQ uzyskuje się napięcia progowe U₊ = 1 V, U_ — — 1 V. Stałość napięć progowych w funkcji temperatury wynosi około 3 mV/°C.

4.8.3* Układy translatorów poziomów sygnałów

Typowe układy translatorów napięć sygnałów wejściowych i wyjściowych

W celu zapewnienia prawidłowej współpracy układów wejściowych i układów TTL sygnały podawane do wejść elementów scalonych TTL powinny charakteryzować się następującymi parametrami:

— czasy narastania i opadania zboczy impulsów wejściowych powinny maleć

ze wzrostem rezystancji wyjściowej układów sterujących (jeżeli Z₀ ^ 100 Q, czasy te nie powinny być dłuższe niż 1 ps — rys. 4.653),

Rys. 4.653

t₂ < 50 ns    zbocza impulsu wejściowego ^ 1 pis

Czas opadania zbocza impulsu wyjściowego bramki, w przypadku gdy czas narastania

—    czasy narastania i opadania impulsów synchronizujących (zegarowych) powinny być mniejsze od 150 ns,

—    wejściowe poziomy napięć dodatnich nie powinny przewyższać wartości +5,5 V, a ujemnych —0,5 V.

Z wartości maksymalnego napięcia sygnału 0, równego 0,8 V i minimalnej wartości sygnału 1 (2,4 V) oraz maksymalnej wartości l_lH i 1_1L wynikają ograniczenia na wartości rezystorów, połączonych w szereg z wejściem układów TTL do źródła napięcia zasilania +5 V lub 0 V (rys. 4.654).

Rys. 4.655. Przykłady sposobów ograniczania wartości napięć podawanych na wejścia elementów TTL

Rys. 4.654. Maksymalne wartości rezystancji rezystorów dołączonych do wejść elemeu^w TTL